资源列表

« 1 2 ... .64 .65 .66 .67 .68 569.70 .71 .72 .73 .74 ... 4310 »

[VHDL编程erfenpin

说明:二分频的实现 二分频的作用是将测相范围由0°~180°扩大到0°~360°。-Two sub-band implementation of the two is the role of sub-frequency measurement phase will range from 0 ° ~ 180 ° extended to 0 ° ~ 360 °.
<hellen> 在 2025-05-01 上传 | 大小:2kb | 下载:0

[VHDL编程song

说明:软件开发环境:ISE 7.1i 仿真环境:ModelSim SE 6.0 1. 梁祝乐曲演奏电路-Software development environment: ISE 7.1i simulation environment: ModelSim SE 6.0 1. Butterfly music concert circuit
<许毅民> 在 2025-05-01 上传 | 大小:1kb | 下载:0

[VHDL编程clock

说明:软件开发环境:ISE 7.1i 仿真环境:ModelSim SE 6.0 1. 多功能数字钟-Software development environment: ISE 7.1i simulation environment: ModelSim SE 6.0 1. Multi-function digital clock
<许毅民> 在 2025-05-01 上传 | 大小:1kb | 下载:0

[VHDL编程sell

说明:软件开发环境:ISE 7.1i 仿真环境:ModelSim SE 6.0 1. 自动售饮机 电话计费器程序-Software development environment: ISE 7.1i simulation environment: ModelSim SE 6.0 1. Drink vending machine telephone billing program
<许毅民> 在 2025-05-01 上传 | 大小:1kb | 下载:0

[VHDL编程naozhongsheji

说明:软件开发环境:ISE 7.1i 仿真环境:ModelSim SE 6.0 1. 闹钟设计-Software development environment: ISE 7.1i simulation environment: ModelSim SE 6.0 1. Alarm Clock Design
<许毅民> 在 2025-05-01 上传 | 大小:282kb | 下载:0

[VHDL编程yuelao

说明:软件开发环境:ISE 7.1i 仿真环境:ModelSim SE 6.0 1. 用VHDL语言仿真歌曲刘德华的《月老》-Software development environment: ISE 7.1i simulation environment: ModelSim SE 6.0 1. Using VHDL simulation language song Andy Lau' s " 月老"
<许毅民> 在 2025-05-01 上传 | 大小:209kb | 下载:0

[VHDL编程honhludeng

说明:软件开发环境:ISE 7.1i 仿真环境:ModelSim SE 6.0 1. 用VHDL语言仿真交通灯-Software development environment: ISE 7.1i simulation environment: ModelSim SE 6.0 1. Using VHDL language simulation of traffic lights
<许毅民> 在 2025-05-01 上传 | 大小:123kb | 下载:0

[VHDL编程VHDLforFPGA

说明:vhdl language for fpga
<akash pal> 在 2025-05-01 上传 | 大小:182kb | 下载:0

[VHDL编程sopccomponent

说明:sopc builder元件实例使用及相关源码-sopc builder examples of the use of components and related source
<shenhuan> 在 2025-05-01 上传 | 大小:215kb | 下载:0

[VHDL编程fequency

说明:用VHDL语言描述的工程实例频率计(在quartus 7.2中使用)-VHDL language used to describe the project examples Cymometer (quartus 7.2 at the use of)
<shenhuan> 在 2025-05-01 上传 | 大小:199kb | 下载:0

[VHDL编程FPEGVHDL

说明:这是本人在学FPEG/VHDL快速工程实践入门与提高一书时所写的相关代码。可是本人辛苦整理出来的啊。希望对大家有帮助了-This is my study at FPEG/VHDL Express entry and improve engineering practice when the book written by one of the relevant code. However hard I organize out ah.
<Zachary> 在 2025-05-01 上传 | 大小:3kb | 下载:0

[VHDL编程chufaqi

说明:时序电路是指它的输出不仅取决于当时的输入,而且也取决于过去的输入,即过去输入不同,则在当前的情况下,输出也可能不同。-Sequential circuit is the output depends not only on its input at that time, but also on past input, that is different from the last input, then in the current c
<hellen> 在 2025-05-01 上传 | 大小:2kb | 下载:0
« 1 2 ... .64 .65 .66 .67 .68 569.70 .71 .72 .73 .74 ... 4310 »

源码中国 www.ymcn.org