资源列表
[VHDL编程] frequence_VHDL
说明:采用等精度测频原理的频率计的程序与仿真 --文件名:PLJ.vhd。 --功能:4位显示的等精度频率计。 -Such as the accuracy of frequency measurement using the principle of the frequency of the procedure and simulation- the file name: PLJ.vhd.- Function: 4 shows,<huangsong> 在 2025-01-21 上传 | 大小:120kb | 下载:0
[VHDL编程] AN532_PCIe_sopc_s2gx_x4
说明:基于S2gx芯片的NIOS下的x4模式PCI-Express模块-NIOS based S2gx chips x4 mode under the PCI-Express Module<lzm> 在 2025-01-21 上传 | 大小:4.63mb | 下载:0
[VHDL编程] flash_controller
说明:Altera下的FPGA运行Nios处理器的flash控制器-Altera<lzm> 在 2025-01-21 上传 | 大小:389kb | 下载:0
[VHDL编程] DigitalClock
说明:VHDL的数字时钟程序 24小时计数显示; 具有校时功能(时,分) ; 实现闹钟功能(定时,闹响);-VHDL digital clock counting procedures showed that 24 hours with a school function (hours, minutes) the realization of an alarm clock function (timing, downtown<liangchenglai> 在 2025-01-21 上传 | 大小:12kb | 下载:0
[VHDL编程] FPGAkaifashilidaohang
说明:《FPGA数字电子系统设计与开发实例导航》的配套光盘,Verilog编写,USB、I2C、MAC的接口设计-"FPGA digital electronic system design and development examples navigation" matching discs, Verilog prepared, USB, I2C, the MAC interface design -err<黑洞> 在 2025-01-21 上传 | 大小:1.49mb | 下载:1
[VHDL编程] SHUZIMIAOBIAO
说明: 秒表的逻辑结构比较简单,它主要由、显示译码器、分频器、十进制计数器、报警器和六进制计数器组成。在整个秒表中最关键是如何获得一个精确的100Hz计时脉冲,除此之外,整个秒表还需要一个启动信号和一个归零信号,以便能够随时启动及停止。 秒表有六个输出显示,分别为百分之一秒,十分之一秒、秒、十秒、分、十分,所以共有6个计数器与之对应,6个个计数器全为BCD码输出,这样便于同时显示译码器的连接。当计时达60分钟后,蜂鸣器鸣响10声。 -<朱书洪> 在 2025-01-21 上传 | 大小:6kb | 下载:0
[VHDL编程] QUARTUSoksample
说明:一个完整的QUARTUS设计例子,初学QUARTUS的人必看-Quartus a complete design example, a person must-see novice Quartus<alextuo> 在 2025-01-21 上传 | 大小:1.85mb | 下载:0