[VHDL编程] music

说明：设计并调试好一个能产生”梁祝”曲子的音乐发生器，并用EDA实验开发系统（拟采用的实验芯片的型号可选Altera的MAX7000系列的 EPM7128 CPLD ，FLEX10K系列的EPF10K10LC84-3 FPGA， ACEX1K系列的 EP1K30 FPGA，Xinlinx 的XC9500系列的XC95108 CPLD，Lattice的ispLSI1000系列的1032E CPLD）进行硬件验证。 设计思路 根据系统提
<lijq> 在 2025-01-20 上传 | 大小：8kb | 下载：0

[VHDL编程] colorful_signal

说明：设计并调试好一个VGA彩条信号发生器，并用EDA实验开发系统（拟采用的实验芯片的型号可选Altera的MAX7000系列的 EPM7128 CPLD ，FLEX10K系列的EPF10K10LC84-3 FPGA， ACEX1K系列的 EP1K30 FPGA，Xinlinx 的XC9500系列的XC95108 CPLD，Lattice的ispLSI1000系列的1032E CPLD）进行硬件验证。 设计思路 由系统提供的时钟源引入
<lijq> 在 2025-01-20 上传 | 大小：7kb | 下载：0

[VHDL编程] state_machine

说明：三进程有限状态机的设计程序，内附有AD574逻辑控制真值表以及采样状态机的原理图-Third, the process of finite state machine design process, logic control of typhoons and rainstorms are AD574 truth table, as well as sampling state machine schematic
<lijq> 在 2025-01-20 上传 | 大小：39kb | 下载：0

[VHDL编程] R

说明：双向移位寄存器的原理设计程序，对于初学者将会有很大帮助，尤其在设计功能比较复杂的FPGA时，有些问题其实用这个就很简单-The principle of bi-directional shift register the design process, for beginners there will be a great help, especially in the design features of the FPGA more
<lijq> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] examples

说明：内附几十个不同器件的设计原理和设计步骤，很全，大家参考-Containing dozens of different devices design principles and design steps, it is the whole, we refer to
<lijq> 在 2025-01-20 上传 | 大小：111kb | 下载：0

[VHDL编程] RS232

说明：RS232串口通信协议，verilog实现，通过FPGA完全调通。-RS232 serial communication protocol, verilog achieved entirely through the FPGA transfer pass.
<dingsheng> 在 2025-01-20 上传 | 大小：3kb | 下载：0

[VHDL编程] WAVE

说明：关于波形发生功能的Verilog代码和Quartus文件完整文档。-Waveform occurred on the function of Verilog code and Quartus files a complete document.
<dan> 在 2025-01-20 上传 | 大小：1.34mb | 下载：0

[VHDL编程] fdmk

说明：键盘防抖模块Verilog硬件描述语言代码-Anti-Shake module keyboard Verilog hardware descr iption language code
<dan> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] 15NIOSIIclock

说明：nios num clock verilog code
<dan> 在 2025-01-20 上传 | 大小：370kb | 下载：0

[VHDL编程] Verilog_handbook

说明：Verilog_handbook classic Verilog book -Verilog_handbookclassic Verilog book
<dan> 在 2025-01-20 上传 | 大小：135kb | 下载：0

[VHDL编程] I_believe

说明：<I believe> song _verilog code for any device.-<I Believe> song _verilog code for any device.
<dan> 在 2025-01-20 上传 | 大小：285kb | 下载：0

[VHDL编程] post_norm_addsub

说明：浮点加减运算的后规格化VHDL程序源代码，很不错，希望对大家有用-Floating-point addition and subtraction operations after the standardized VHDL source code, it is good, I hope all of you a useful
<zhshup> 在 2025-01-20 上传 | 大小：3kb | 下载：0