[VHDL编程] shuzizhong

说明：设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。 实验平台： 1. 一台PC机； 2. MAX+PLUSII10.1。 Verilog HDL语言实现,还有完整的实验报告-The design of a can be hours, minutes, seconds time of
<盼盼> 在 2025-01-19 上传 | 大小：416kb | 下载：0

[VHDL编程] Verilog--shiyanbaogao

说明：有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的： 1. 掌握条件语句在简单时序模块设计中的使用； 2. 学习在Verilog模块中应用计数器； 3. 学习测试模块的编写、综合和不同层次的仿真。 练习四 阻塞赋值与非阻塞赋值的区别 实验目的： 1． 通过实验，掌握阻塞赋值与非阻塞赋值的概念和区别； 2． 了解阻塞赋值与非阻塞赋值
<盼盼> 在 2025-01-19 上传 | 大小：15kb | 下载：0

[VHDL编程] DS1307_LCD

说明：通过IIC总线读写实时时钟DS1307，并把时、分、秒显示在12864液晶屏上，用的CycloneII EP2C8，Quartus环境-Through the IIC bus read and write real-time clock, DS1307, and the hours, minutes and seconds displayed on the LCD screen on the 12864, used CycloneII
<iversn> 在 2025-01-19 上传 | 大小：1.25mb | 下载：0

[VHDL编程] I2CController

说明：Xilinx的I2C总线控制器，verilog版本，文档号是XAPP333，可到Xilinx网上查找具体说明，有对应的VHDL版本的-Xilinx
<iversn> 在 2025-01-19 上传 | 大小：22kb | 下载：0

[VHDL编程] CycloneIII_SB_3C25

说明：Altera的CycloneIII Start Board,使用的PFGA是3C25，包括原理图和PCB，用Cadence Allegro打开-Altera
<iversn> 在 2025-01-19 上传 | 大小：1.41mb | 下载：0

[VHDL编程] VDHL

说明：电梯的设计·用来控制6层的电梯设计原来·VHDL语言-Elevator designed to control the lift design 6 original VHDL language
<tdh> 在 2025-01-19 上传 | 大小：159kb | 下载：0

[VHDL编程] jsq

说明：本程序为24小时计时器，稳定无误差。简单好用，是Verilog HDL语言初学者的指引。-This procedure for 24-hour timer, stable error-free. Easy-to-use, is the Verilog HDL language beginners guide.
<> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] eda

说明：基于EDA技术设计4位十进制数字频率计的系统方案-Based on EDA technology design four decimal system solutions Cymometer
<小草> 在 2025-01-19 上传 | 大小：104kb | 下载：0

[VHDL编程] 0ds7cINj

说明：数字频率计VHDL程序与仿真 文件名：plj.vhd。 --功能：频率计。具有4位显示，能自动根据7位十进制计数的结果，自动选择有效数据的 --高4位进行动态显示。小数点表示是千位，即KHz。 -Digital Cymometer VHDL procedures and simulation of the file name: plj.vhd.- Function: frequency meter. With four
<小草> 在 2025-01-19 上传 | 大小：98kb | 下载：0

[VHDL编程] cnt

说明：俩个比较好的计数器的vhdl代码：一个是n位通用计数器，一个是的用到的语法比较全面。是比较好的学习资料-Both a relatively good counter VHDL code: one is the generic n-bit counter, one is the syntax used in the more comprehensive. Is a better learning materials
<郭新稳> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] VGA-VerilogHDL

说明：用Verilog HDL编写的VGA显示驱动程序-Verilog HDL prepared with VGA display driver
<liping> 在 2025-01-19 上传 | 大小：138kb | 下载：0

[VHDL编程] shuzizhong

说明：可预置数字钟，用VHDL语言编写，LED显示，普通数字钟表。-Digital clock can be preset using VHDL language, LED display, an ordinary digital watch.
<pj> 在 2025-01-19 上传 | 大小：1.36mb | 下载：0