[VHDL编程] seg73

说明：递增方式在4位数码管上向上计数显示从0000-0001->0002……..9999….0000….0001…. -- 利用CPLD设计了一个4位十进制计数器，并用数码管显示当前计数值-Incremental approach in the four counts upward digital tube display from 0000-0001-
<> 在 2024-11-20 上传 | 大小：197kb | 下载：0

[VHDL编程] DDS

说明：DDS调试心得,VERIOLG 各HDL和VHDL语言的DDS调试方法-DDS debugging experience, VERIOLG the HDL and VHDL languages DDS debugging method
<李达兴> 在 2024-11-20 上传 | 大小：52kb | 下载：0

[VHDL编程] I2C

说明：I2C 串口通讯Xilinx项目源码 拷贝到硬盘，用ISE打开工程文件即可。-I2C Serial Communication Xilinx source project are copied to the hard drive, using ISE project file can be opened.
<沈志> 在 2024-11-20 上传 | 大小：208kb | 下载：0

[VHDL编程] finite_state_machines

说明：finite_state_machines，有限状态机，包含多种模式及测试代码-finite_state_machines, finite state machine that contains a variety of models and test code
<沈志> 在 2024-11-20 上传 | 大小：5kb | 下载：0

[VHDL编程] mc8051_design

说明：8051MCU在FPGA上实现的源代码，用VHDL语言编写-8051MCU in the FPGA to achieve the source code, using VHDL language
<沈志> 在 2024-11-20 上传 | 大小：398kb | 下载：0

[VHDL编程] FPGA_guide

说明：美国人写的各种类型的fpag设计指导，非常详细的介绍了从fpga的型号，结构，实现，编程，等各个方面的要点。-Written by Americans of all types of fpag design guide, very detailed introduction from the FPGA models, structure, realize, programming, and other aspects of the ma
<汤江逊> 在 2024-11-20 上传 | 大小：3.87mb | 下载：0

[VHDL编程] Examples_VHDL

说明：介绍了用vhdl描述的各种硬件电路的实现，基本包括各种常用的电路。-Introduction with VHDL descr iption of a variety of hardware circuits realize, basic, including a variety of commonly used circuits.
<汤江逊> 在 2024-11-20 上传 | 大小：165kb | 下载：0

[VHDL编程] DDS

说明：DDS的频率转换可以以近似认为是即时的，这是因为它的相位序列在时间上是离散的，在频率控制字改变之后，要经过一个时钟周期之后才能按照新的相位增量增加，所以也可以说它的频率转换时间就是频率控制字的传输时间，-DDS frequency conversion can be considered similar to real-time, this is because it is the phase sequence in time is d
<lqb> 在 2024-11-20 上传 | 大小：2mb | 下载：0

[VHDL编程] what

说明：除法器,可以很好的实现VHDL除法器的功能对于初学者有很大帮助. -Divider can be very good VHDL divider realize the function of great help for beginners.
<panjun> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] SAP-1

说明：SAP-1的硬體描述語言(使用Verilog語言)-SAP-1 hardware descr iption language (using the Verilog language)
<ray> 在 2024-11-20 上传 | 大小：4kb | 下载：0

[VHDL编程] clock

说明：以前学习VHDL语言时做的一个电子闹钟程序，可以实现时，分，秒的计时以及定时，校时，闹钟，整点报时的功能。-VHDL language before learning to do procedures in an electronic alarm clock, you can realize hours, minutes and seconds of time and from time to time, school time, al
<韩笑> 在 2024-11-20 上传 | 大小：166kb | 下载：0

[VHDL编程] voterandcounter

说明：用VHDL写的源代码程序，包涵三人表决器，七人表决器，全加器以及模24，模60的计数器，都是单文件的，由于程序小又多，所以集中在一起，供新学习VHDL语言的朋友们参考。-With VHDL source code written procedures, includes three of the voting machine, vote on seven people, and full adder, as well as modulu
<韩笑> 在 2024-11-20 上传 | 大小：2kb | 下载：0