[VHDL编程] calculator

说明：能够实现8位的无符号数的乘除法，模拟了笔算的过程-Unsigned 8-bit multiplication and division can be achieved, simulation the written calculation process
<yujie> 在 2025-01-16 上传 | 大小：1.12mb | 下载：0

[VHDL编程] lcd_system

说明：lcd系统：包含了图片显示、汉字字库、PS2输出的lcd显示系统。-lcd system: Contains pictures show, Chinese character, lcd PS2 output display system.
<刘佳益> 在 2025-01-16 上传 | 大小：9.13mb | 下载：0

[VHDL编程] FIFO

说明：FIFO先进先出，控制时序，对urat、SDRAM、DAC等时序理解都有帮助-FIFO FIFO control the timing of urat, SDRAM, DAC and other timing understanding have helped
<刘佳益> 在 2025-01-16 上传 | 大小：6.27mb | 下载：0

[VHDL编程] VHDL_Examples_DE1_SoC

说明：DE1-COS学习例程,用VHDL语言为FPGA写入按键显示程序，有助于学习-DE1- COS learning routines, for FPGA with VHDL language display program written to buttons, helps to learn
<刘国松> 在 2025-01-16 上传 | 大小：2.85mb | 下载：0

[VHDL编程] FIFO_Memory

说明：FPGA memory implementation
<Sandeep> 在 2025-01-16 上传 | 大小：1.48mb | 下载：0

[VHDL编程] DDR2-verilog

说明：ddr2的Verilog代码，包括时序控制，数据读取，利用verilog编写的ddr2控制器，在spartan6板子上得以验证，成功实现了FPGA与DDR2的通信。-ddr2 of Verilog code, including timing control, data is read using verilog prepared ddr2 controller board on spartan6 be verified, the su
<wei> 在 2025-01-16 上传 | 大小：1.42mb | 下载：2

[VHDL编程] ddr3_demo_verilog

说明：基于Verilog HDL的ddr3控制器，适用于lattice的ECP3系列-ddr3 controller based on Verilog HDL，used in lattice ECP3 serial FPGA
<李晓雨> 在 2025-01-16 上传 | 大小：255kb | 下载：0

[VHDL编程] x7seg

说明：一个实用的FPGA数码管显示驱动，移植性比较好，Verilog语言编写，实测通过，可直接作为子模块调用-A practical FPGA digital display driver, portability is better, Verilog language, measured by, as a sub-module can directly call
<郭永峰> 在 2025-01-16 上传 | 大小：3.12mb | 下载：0

[VHDL编程] pong

说明：Simple pong VGA game implemented in VHDL. It can be used as example for FPGA-programmers to show how handle VGA displaying with FGPA device.
<John> 在 2025-01-16 上传 | 大小：7.33mb | 下载：0

[VHDL编程] BCD_2EX

说明：BCD-Excess3 transcoder described in VHDL language.
<John> 在 2025-01-16 上传 | 大小：760kb | 下载：0

[VHDL编程] BCD_EXC3

说明：BCD-Exc3 code transcoder written in ABEL descr iption language
<John> 在 2025-01-16 上传 | 大小：3kb | 下载：0

[VHDL编程] ChessClock

说明：Example of Chess Clock implementation in ABEL decription language.
<John> 在 2025-01-16 上传 | 大小：1kb | 下载：0