[VHDL编程] CPU

说明：五级流水线.期末的project,写了很详细的注释，应该能看得懂了吧。-Five-stage pipeline. Closing the project, wrote a very detailed notes, should be able to understand it.
<susht> 在 2024-11-19 上传 | 大小：1.39mb | 下载：0

[VHDL编程] 2.adder

说明：基于VHDL的全加器时间延迟分析，分析基本器件的传输延迟和惯性延迟-the analysis of timing delay of full adder in VHDL
<胡西> 在 2024-11-19 上传 | 大小：135kb | 下载：0

[VHDL编程] fifo_uart_vhdl

说明：带FIFO的串口收发模块 功能完善32位的fifo-the uart with fifo
<liujiali> 在 2024-11-19 上传 | 大小：719kb | 下载：0

[VHDL编程] key_alone

说明：4x4矩阵键盘扫描 去抖动 带编码输出 模块打包-the program of key scan
<liujiali> 在 2024-11-19 上传 | 大小：1.73mb | 下载：1

[VHDL编程] ex11_sram

说明：sram全部程序及相关文档 测试通过，实验文档纤细说明了实现步骤-sram and the document how to relieaz it
<liujiali> 在 2024-11-19 上传 | 大小：490kb | 下载：0

[VHDL编程] 2620990DDS

说明：直接频率合成（DDS）、FPGA平台上任意波形发生器的设计-Direct frequency synthesis (DDS), the design of arbitrary waveform generator on FPGA platform
<凝悠> 在 2024-11-19 上传 | 大小：508kb | 下载：0

[VHDL编程] tlc5620

说明：利用状态机实现对tlc5620dac控制，实验时按key1,可选择DAC的通道，数码管1显示，按key2，key3可 输入8位数/模转换值，由数码管3，4显示，按key4，选择输出电压模式，由数码管8显示，0表示1倍，1表示2倍，按key5,将当前数据发送到DAC模块启动一次DA转换，这时可以万用表测量输出，也可以与理论值做下比较。 -The realization of tlc5620dac control using the
<珍宝> 在 2024-11-19 上传 | 大小：180kb | 下载：0

[VHDL编程] vga256

说明：连接开发板的VGA接口和电脑液晶屏， 即可显示640*480分辨率下的256种色彩 -The VGA interface and the computer LCD screen development board connection, You can display 256 colors 640*480 resolution.
<珍宝> 在 2024-11-19 上传 | 大小：172kb | 下载：0

[VHDL编程] ps2keyboard

说明：FPGA通过ps2接收键盘数据，然后把接收到的字母A到Z键值转换相应的ASII码，通过串口发送到PC机上。 实验时，需要接键盘，还要用调试助手，下载程序后，在键盘上按下一个键，比如A，则在PC调试助手上可看到A-FPGA through PS2 receive keyboard data, and then receive the letters A to Z conversion keys corresponding ASII c
<珍宝> 在 2024-11-19 上传 | 大小：171kb | 下载：0

[VHDL编程] RTL

说明：UART 具有rtl ,实验测试可用，已用于实际工程中-UART has rtl, experimental tests are available, it has been used in the actual project
<alex> 在 2024-11-19 上传 | 大小：7kb | 下载：0

[VHDL编程] Transmitter

说明：基于hdl的ofdm基带处理器发射机的设计与实现 包括 工作时钟 主控单元 导频插入 长短训练序列生成 data符号调制 循环前缀与加窗处理 IFFT/FFT 信道编码 扰码模块等-Hdl of ofdm transmitter baseband processor based design and implementation including work clock master unit pilot insertion len
<郭俊> 在 2024-11-19 上传 | 大小：2.48mb | 下载：0

[VHDL编程] fpga

说明：FPGA接收DSP发过来的数据，发出八路PWM波，能够-FPGA receive number DSP，then give out 8 PWM pluse
<lintianren> 在 2024-11-19 上传 | 大小：1kb | 下载：0