[VHDL编程] led0

说明：一个最简单的LED实验程序，供新人学习和参考，简单易懂-One of the most simple LED the experimental program, for newcomers to learn and reference, easy to understand
<常云鹏> 在 2025-01-19 上传 | 大小：3.15mb | 下载：0

[VHDL编程] spi

说明：基于FPGA的spi通讯模块（16位数据输出）-Spi communication module based on FPGA (16 bit data output)
<常云鹏> 在 2025-01-19 上传 | 大小：7.72mb | 下载：0

[VHDL编程] LM75-TTT

说明：VHDL 实现的 LM75 的控制器 读取 LM75数据-VHDL realization of LM75 LM75 controller read data
<向东> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] fp1-40-1_1

说明：fpga任意频率输出，精度《=2 ，串口控制分频系数，从50hz-51.2k精确分频，其中还包括小数点的处理。 通信部分：波特率处理模块、数据接受模块、数据校验及解码模块 分频部分：altpll锁相环模块，分频数计算模块、小数0.5检验模块、分频模块 -fpga any frequency output accuracy " = 2 , serial control division factor, from 50h
<houjiajun> 在 2025-01-19 上传 | 大小：6.79mb | 下载：0

[VHDL编程] delay

说明：VHDL代码，源用与两路DDS之间的相位差，现可用于产生相位差可编程的1m时钟，精度可精确到0.01分。输出两路时钟，带起始控制位-VHDL code, source with the phase difference between the two DDS, can now be used to produce 1m phase programmable clock accuracy can be accurate to 0.01 p
<houjiajun> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] irigb_quartusii

说明：irigb码，b码的quartus ii实现，自动产生b码。irigb code, quartus ii b code implementations, automatic code generation b.-irigb code, quartus ii b code implementations, automatic code generation b.
<houjiajun> 在 2025-01-19 上传 | 大小：238kb | 下载：0

[VHDL编程] RS232uart(VHDL)

说明：rs232串口程序，包括输入和输出，vhdl实现。rs232 serial procedures, including input and output, vhdl implementation.-rs232 serial procedures, including input and output, vhdl implementation.
<houjiajun> 在 2025-01-19 上传 | 大小：46kb | 下载：0

[VHDL编程] cunkou

说明：rs232，quartus完整代码，直接可使用，波特率为9600.-rs232, quartus complete code, can be used directly, 9600.
<houjiajun> 在 2025-01-19 上传 | 大小：176kb | 下载：0

[VHDL编程] SPWMdaima

说明：spwm算法的verilog实现 对照论文表示成功-spwm algorithm verilog achieve control papers for success
<刘备> 在 2025-01-19 上传 | 大小：14kb | 下载：1

[VHDL编程] sindeshengcheng

说明：正选函数的产生，由ram生成地址 verilog编写-Being elected function generates an address verilog written by ram
<刘备> 在 2025-01-19 上传 | 大小：6.43mb | 下载：0

[VHDL编程] uartdeverilog

说明：uart的编写 采用verilog 绝对可以用-uart prepared using verilog can definitely use
<刘备> 在 2025-01-19 上传 | 大小：33kb | 下载：0

[VHDL编程] dds_

说明：基于VHDL的DDS 串口控制 ROM 文件由MATLAB生成-dds using VHDL serial control
<李润泽> 在 2025-01-19 上传 | 大小：1.28mb | 下载：0