资源列表
[VHDL编程] DDS-signal-generator
说明：基于DDS的函数信号发生器，产生正弦波，通过按键控制输出频率-Produce sine function signal generator, based on DDS, through the keys to control the output frequency<赵强> 在 2025-01-19 上传 | 大小：1.29mb | 下载：0
[VHDL编程] breathe_led
说明：基于FPGA的呼吸灯程序，压缩包含有整个工程，源码在breathe_led\breathe_led.srcs\sources_1\new\breathe_led.v-breathing light program based on FPGA<赵强> 在 2025-01-19 上传 | 大小：252kb | 下载：0
[VHDL编程] Verilog-Language
说明：可综合的verilog语法子集汇总，对于初学者来说是很好的资料。-The synthetic Verilog language subset summary, for beginners is a good information.<赵强> 在 2025-01-19 上传 | 大小：148kb | 下载：0
[VHDL编程] memory_test_edk_14p7_2
说明：基于FPGA的流水灯程序，使用XILINX FPGA实现，在XPS平台上编写。压缩包是整个源工程。-FPGA water lamps procedures based on XILINX, using FPGA implementation, written in XPS platform. Package is the source project.<赵强> 在 2025-01-19 上传 | 大小：12.47mb | 下载：0
[VHDL编程] calculator
说明：基于FPGA DE2开发板的计算器设计。Verilog语言编写。矩阵键盘输入，LCD1602显示。程序包括按键扫描模块、数值处理计算模块和LCD控制写模块等。-Calculator design based on FPGA DE2 development board. language use Verilog. Matrix keyboard input, LCD1602 display. Program includes key s<尹仁超> 在 2025-01-19 上传 | 大小：3.01mb | 下载：1
[VHDL编程] viterbideoderupdated
说明：Viterbi decoder source code is in verilog with CRCv-Viterbi decoder source code is in verilog with CRCv<hr> 在 2025-01-19 上传 | 大小：2kb | 下载：0
[VHDL编程] Encrypt_Decrypt(DES)_Verilog
说明：Encrypt and decrypt DES algorithm in verilog<hr> 在 2025-01-19 上传 | 大小：8kb | 下载：0
[VHDL编程] picture_vga
说明：基于FPGA的VGA接口程序设计（小绿人快跑）-VGA interface program design based on FPGA (little green men run)<常云鹏> 在 2025-01-19 上传 | 大小：3.63mb | 下载：0
[VHDL编程] uart_rx_module24
说明：UART serial interface communication based on FPGA, this modular by receiving PC serial port data (8), converted into parallel 24 data output<常云鹏> 在 2025-01-19 上传 | 大小：13.21mb | 下载：0