[VHDL编程] add

说明：用verilog实现的可综合的16位和32位加法器，经过验证了。-Implementation addition with verilog.
<yangyang> 在 2025-01-24 上传 | 大小：1kb | 下载：0

[VHDL编程] buffer

说明：用verilog实现的buffer，经过了fpga平台验证。-Implement buffer with verilog.
<yangyang> 在 2025-01-24 上传 | 大小：1kb | 下载：0

[VHDL编程] GTX_AURORA_MAIN

说明：将数据从板卡网口(Ethernet Mac)经过fifo发至GTX高速串行口 ISE -The data from the network interface card (Ethernet Mac) through fifo GTX sent to high-speed serial port ISE
<mayilan> 在 2025-01-24 上传 | 大小：348kb | 下载：0

[VHDL编程] EMAC_T_GTH

说明：fpga GTH ISE 数据从板卡网口输入从高速串行收发器（GTH）发出-fpga GTH ISE data input sent from the high-speed serial transceivers (GTH) from the network interface card
<mayilan> 在 2025-01-24 上传 | 大小：223kb | 下载：0

[VHDL编程] GTX_pcie_circle

说明：ise v6开发板 外部pcei连接线 用GTX收发器实现自环回收发 可以用chipscpoe查看数据-ise v6 development board outside pcei cable with GTX transceivers to achieve self-loop recycling hair can be used to view data chipscpoe
<mayilan> 在 2025-01-24 上传 | 大小：6.08mb | 下载：0

[VHDL编程] fpga_UART

说明：在ISE virtex6 开发板上测试成功的串口收发程序 可用chipscope查看数据 并且包含仿真测试程序-In ISE virtex6 development board test successful serial transceiver can be used to view the data and contains chipscope simulation test program
<mayilan> 在 2025-01-24 上传 | 大小：547kb | 下载：0

[VHDL编程] rgb_to_ycbcr

说明：rgb 转 ycrcb verilog 语言-rgb to ycrcb
<xujianfeng> 在 2025-01-24 上传 | 大小：1kb | 下载：0

[VHDL编程] bt656_decode

说明：bt656 标准的解码 verilog 语言-bt656 decode
<xujianfeng> 在 2025-01-24 上传 | 大小：1kb | 下载：0

[VHDL编程] src

说明：yuv444 与yuv422相互转换verilog语言-yuv444 to yuv422
<xujianfeng> 在 2025-01-24 上传 | 大小：1kb | 下载：0

[VHDL编程] MATLAB

说明：Matlab code to perform fft
<LAXMAN> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] LAB-PROGS1

说明：VHDL Programmes -1 for dumping on FPGA
<SAVANI> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] updown

说明：VHDL Programmes -2 for dumping on FPGA
<SAVANI> 在 2025-01-24 上传 | 大小：2kb | 下载：0