[VHDL编程] 61EDA_B307

说明：步进电机/直流电机控制器 步进电机细分旋转，或不细分旋转 直流电机控制-Stepper Motor/DC Motor Controller Stepper Motor breakdown of rotation, with or without a breakdown rotation DC motor control
<李宁> 在 2024-11-19 上传 | 大小：114kb | 下载：0

[VHDL编程] VerilogHDLSource

说明：Verilog HDL程序设计教程配套源码-Verilog HDL Design Tutorial matching source
<tmjdone> 在 2024-11-19 上传 | 大小：166kb | 下载：0

[VHDL编程] stepper_motor_control_design_example

说明：步进电机 VHDL 控制，整步 半步 细分 actel FPGA使用-VHDL stepper motor control, whole-step half-step breakdown of the use of actel FPGA
<李宁> 在 2024-11-19 上传 | 大小：1.29mb | 下载：0

[VHDL编程] FT245BM

说明：这是一个在MAX II CPLD利用FT245BM 模块实现USB传输的读写程序，用的是Verilog HDL语言-This is a MAX II CPLD module using USB transmit FT245BM reading and writing process, using Verilog HDL language
<杨林成> 在 2024-11-19 上传 | 大小：953kb | 下载：0

[VHDL编程] sy

说明：七段显示译码器（功能：将思维二进制数译成七段输出信号，驱动数码管显示）-Seven-Segment display decoder (functions: binary number will be thinking to seventh output signal, drive the digital display)
<snow> 在 2024-11-19 上传 | 大小：4kb | 下载：0

[VHDL编程] crc16_ccitt

说明：crc_table.c is for reset seed( 0000 ) crc_table_1.c is for reset seed( ffff) CRC16_D8_m.v is a verilog module of byte paralle crc. CRC16_D8_m_tb.v is the testbench file of above module. -crc_table.c is for reset se
<樊文杰> 在 2024-11-19 上传 | 大小：3kb | 下载：0

[VHDL编程] VERILOG_DEGISN_XYW

说明：从算法设计到硬件逻辑的实现（夏宇闻vreloge）一本比较经典的书。-From algorithm design to the realization of hardware logic (Xia Wen vreloge) Comparison of a classic book.
<刘浩> 在 2024-11-19 上传 | 大小：2.26mb | 下载：0

[VHDL编程] manchester_verilog

说明：曼彻斯特编解码Verilog代码 非常好的 速度快，而且资源占用少。 -Manchester codec Verilog code very good speed, but also occupy less resources.
<王鹏> 在 2024-11-19 上传 | 大小：10kb | 下载：0

[VHDL编程] hssdrc.tar

说明：高速SDRAM控制器，并提供仿真测试程序和较详细的文档。-High-speed SDRAM controller, and provide simulation testing procedures and more detailed documents.
<yuhl> 在 2024-11-19 上传 | 大小：415kb | 下载：0

[VHDL编程] EDA_17392

说明：EDA得源码程序，绝对认证。适合EDA实验箱，仿真实验等基础实验-A source EDA procedures, absolute certification. EDA suitable experimental boxes, and so on the basis of simulation experiment
<杨之皓> 在 2024-11-19 上传 | 大小：1.7mb | 下载：0

[VHDL编程] chap8

说明：常用经典典型电路，如全加器，乘法器，如何减小资源-Commonly used classical typical circuit, such as the full adder, multiplier, how to reduce the resources
<王鹏> 在 2024-11-19 上传 | 大小：4kb | 下载：0

[VHDL编程] VGAqudong

说明：基于FPGA的VGA显示驱动源码~适合哪些想要开发VGA接口驱动的朋友-FPGA-based VGA display driver source code ~ for which you want to develop VGA interface driver friend
<杨之皓> 在 2024-11-19 上传 | 大小：1kb | 下载：0