[VHDL编程] MP3-coder

说明：In this design, it is assumed that a buffer sized as 1024x8 bits provides main data including scale factors and Huffman code bits to Huffman decoder. Also, it is assumed that a memory with 1024x8 bits is ready for eac
<睿宸> 在 2025-02-02 上传 | 大小：36kb | 下载：0

[VHDL编程] AD9851

说明：控制AD9851输出频率 控制AD9851输出频率 -control ad9851 frequence
<刘立超> 在 2025-02-02 上传 | 大小：1.88mb | 下载：0

[VHDL编程] 2dpsk_mod

说明：二进制差分相移键控调制的FPGA实现 采用Quartus原理图与VerilogHDL混合设计-Binary differential phase shift keying modulation with FPGA using Quartus mixed design schematic and VerilogHDL
<bsyy> 在 2025-02-02 上传 | 大小：238kb | 下载：0

[VHDL编程] 2psk_mod

说明：2psk调试的FPGA实现，Quartus完整工程-2psk debugging FPGA implementation, Quartus complete works
<bsyy> 在 2025-02-02 上传 | 大小：182kb | 下载：0

[VHDL编程] 2fsk_mod

说明：2FSK调制的FGPA实现，Quartus完整工程-2FSK modulation FGPA implementation, Quartus complete works
<bsyy> 在 2025-02-02 上传 | 大小：122kb | 下载：0

[VHDL编程] 2ask_mod

说明：2ASK调制的FPGA实现，Quartus完整工程。-2ASK Modulation Based on FPGA, Quartus complete works.
<bsyy> 在 2025-02-02 上传 | 大小：111kb | 下载：0

[VHDL编程] stopwatch-VHDL

说明：自己用VHDL语言写的一个秒表程序，包括秒，分秒和百分秒。有程序说明和VHDL代码，一看就懂-Own use VHDL language used to write a stopwatch program, including the seconds, minutes and seconds and hundredths of a second. There descr iption of the procedures and VHDL
<conley> 在 2025-02-02 上传 | 大小：179kb | 下载：0

[VHDL编程] cordic

说明：用Verilog写的CORDIC算法程序，经验证完全能实现-Using Verilog to write CORDIC algorithm, proven it can achieve the
<conley> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog1024fft

说明：1024点的fft快速傅立叶变换verilog代码-1024 point fft verilog code for Fast Fourier Transform
<俞佳宝> 在 2025-02-02 上传 | 大小：37kb | 下载：0

[VHDL编程] VHDL

说明：VHDL简明教程，对于想要学习VHDL的人是里面的资料相当不错，从初学到深入-Concise Guide to VHDL, VHDL for people who want to learn the inside information is quite good, from the beginner to the depth
<俞佳宝> 在 2025-02-02 上传 | 大小：4.28mb | 下载：0

[VHDL编程] DDR_SDRAM

说明：DDR_SDRAM的fpga实现，内有编写文档及代码，适合FPGA进阶的同学参考学习-DDR_SDRAM fpga implementation, documentation and code written inside, suitable for those students to learn advanced FPGA
<uodsi> 在 2025-02-02 上传 | 大小：353kb | 下载：0

[VHDL编程] viterbi_hard

说明：(2,1,3)卷积码编码，硬判决译码；编码是matlab语言，译码是verilog语言-(2,1,3) convolutional code encoding, hard decision decoding coding is matlab language, decoding is verilog language
<刘星麟> 在 2025-02-02 上传 | 大小：1.55mb | 下载：0