资源列表

« 1 2 ... .96 .97 .98 .99 .00 3301.02 .03 .04 .05 .06 ... 4311 »

[VHDL编程rng

说明:wishbone规格下的rng代码的实现,自己编写顶层模块可以在modelsim下实现仿真-wishbone rng specifications under the implementation of the code, you can write your own top-level module under modelsim for simulation
<孙晓明> 在 2025-03-05 上传 | 大小:2kb | 下载:0

[VHDL编程ltc1068

说明:ltc1068简易数控滤波器(1k-20kHz)verilog-ltc1068 Simple NC filter (1k-20kHz) verilog
<文杰> 在 2025-03-05 上传 | 大小:1.71mb | 下载:0

[VHDL编程Xilinx-stacked-silicon-interconnect-technology.zi

说明:Xilinx stacked silicon interconnect technology Xilinx stacked silicon interconnect technology
<陈华峰> 在 2025-03-05 上传 | 大小:675kb | 下载:0

[VHDL编程SmartFusion2-Data-sheet-

说明:SmartFusion2 Data sheet SmartFusion2 Data sheet -SmartFusion2 Data sheet SmartFusion2 Data sheet SmartFusion2 Data sheet
<陈华峰> 在 2025-03-05 上传 | 大小:3.15mb | 下载:0

[VHDL编程3333333

说明:基于vhdl语言的同步fifo的宏模块调用程序,可学习fpga的宏模块调用方法-Synchronous fifo vhdl language-based macro block the calling program, can learn fpga macro module calls methods
<刘茂茂> 在 2025-03-05 上传 | 大小:612kb | 下载:0

[VHDL编程FPGA

说明:分频器是FPGA设计中使用频率非常高的基本设计之一,该文详细介绍了任意数分频的设计方法-Divider FPGA design is a very high frequency of use is one of the basic design, the paper details the design of any number of methods divide
<李林> 在 2025-03-05 上传 | 大小:23kb | 下载:0

[VHDL编程FPGAstudy

说明:verilog books .it is worth reading
<小龙> 在 2025-03-05 上传 | 大小:22.56mb | 下载:0

[VHDL编程usb_fifo_ft245b

说明:基于FT245BM的FIFO接口设计 根据usb blaster改动-FT245BM FIFO interface design based on the changes under the usb blaster
<wop636> 在 2025-03-05 上传 | 大小:167kb | 下载:0

[VHDL编程Bus_Enable

说明:veilog小程序 参考设计中的 该程序说明了如何使用一个总线-veilog applet reference design of the program shows how to use a bus
<wop636> 在 2025-03-05 上传 | 大小:119kb | 下载:0

[VHDL编程BlackJack

说明:本人利用FPGA实现的二十一点游戏程序,其中顶层电路用sch文件给出,每个模块使用VHDL语言编写-I use FPGA blackjack game programs, including the top-level circuit sch file gives each module using VHDL language
<雷雨> 在 2025-03-05 上传 | 大小:9kb | 下载:0

[VHDL编程CoreFIR_RTL-3.0

说明:actelIP核 的fircore Core Generator – Executable File Outputs Run-Time Library (RTL) Code and Testbench Based on Input Parameters – Self-Checking – Executable Tests Generated Output against Algorithm • Dist
<睿宸> 在 2025-03-05 上传 | 大小:1mb | 下载:0

[VHDL编程I2s

说明:i2cSlave is a minimalist I2C slave IP core that provides the basic fr a mework for the implementation of custom I2C slave devices. The core provides a means to read and write up to 256 8-byte registers. These registe
<睿宸> 在 2025-03-05 上传 | 大小:181kb | 下载:0
« 1 2 ... .96 .97 .98 .99 .00 3301.02 .03 .04 .05 .06 ... 4311 »

源码中国 www.ymcn.org