[VHDL编程] ADC0809

说明：ADC0809的verilog实现 及仿真的文件 和仿真的波形图-ADC0809 implementation and simulation of verilog files and simulation waveforms
<林珊> 在 2025-02-02 上传 | 大小：47kb | 下载：0

[VHDL编程] LED8x8

说明：8x8点阵的verilog实现，包含仿真testbench，和仿真的波形图-8x8 dot matrix verilog achieve, including simulation testbench, and simulation waveforms
<林珊> 在 2025-02-02 上传 | 大小：39kb | 下载：0

[VHDL编程] stm32驱动OV7670

说明：stm32驱动OV7670，带有FIFO。在3.2寸上TFT上显示,TFT的驱动IC为ILI9320.
<dandelion4277> 在 2013-08-04 上传 | 大小：6.16mb | 下载：0

[VHDL编程] booth-16_16-multiplier

说明：由verilog编写的利用booth编码的16*16有符号乘法器的代码，没有pipeline-a 16*16 multiplier with booth coding by verilog
<pyc> 在 2025-02-02 上传 | 大小：11kb | 下载：0

[VHDL编程] verilog-codes-for-booth2

说明：由verilog编写的采用booth2编码的16*16乘法器-a 16*16 multiplier with booth2 coding by verilog
<pyc> 在 2025-02-02 上传 | 大小：13kb | 下载：0

[VHDL编程] prng

说明：采用线性同余法的素数模乘同余发生器产生随机数,采用5级流水线设计-Using a linear congruential method prime modulus multiplicative congruential random number generator, using five pipeline design
<pyc> 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] adc_ads7842

说明：由system verilog编写的adc_ads7842的驱动模拟程序-Adc_ads7842 verilog prepared by the driving simulator
<pyc> 在 2025-02-02 上传 | 大小：8kb | 下载：0

[VHDL编程] shumaguan

说明：verilog 写的，基于CPLD 的数码管实验，输入端是430单片机，cpld做了38译码器和8位所存-verilog written CPLD-based digital tube experiments, the input is 430 single, cpld made 38 decoder and 8 kept
<王晓磊> 在 2025-02-02 上传 | 大小：156kb | 下载：0

[VHDL编程] VHDL_ReversibleCounter

说明：可逆计数器(两位十六进制,以十进制方式显示即从00,01数到14,15然后00,01再到根据10hz晶振(低频都可选,视板子情况而定)作为时间脉冲计数,rst键可以重置(清零 )计数器,drct键选择加法计数还是减法计数.-2-bit-Hexadecimal Reversible Counter(decimal display)
<杨联开> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] Alarm_Microblaze_ASM

说明：A Alarm system writed in Assembly to use on a Microblaze VHDL project.
<Gabriel> 在 2025-02-02 上传 | 大小：273kb | 下载：0

[VHDL编程] dds_again

说明：基于FPGA的DDS。可以产生三种波形：正弦，方波，三角波。频率分辨率0.012Hz。频率从0至25MHz任意可调。-FPGA-based DDS. Can produce three waveforms: sine, square, triangle wave. Frequency resolution 0.012Hz. Frequency is adjustable from 0 to 25MHz.
<王志瑞> 在 2025-02-02 上传 | 大小：1.46mb | 下载：0

[VHDL编程] MyFrequencyDesign

说明：基于单片机msp430和cpld的高精度频率计。测频范围为0至20MHz。误差在万分之一。可以测量0至100KHz周期，脉宽。-Msp430 microcontroller-based and cpld precision frequency meter. Frequency measurement range of 0 to 20MHz. Error in a million. Can measure 0 to 100KHz cycl
<王志瑞> 在 2025-02-02 上传 | 大小：850kb | 下载：0