[VHDL编程] Lee-Sa-Ru-graphics-implementation

说明：FPGA 用virlog语言实现李萨茹图形的变化，包括调相，调频等功能。-FPGA using virlog language Lissajous Ru graphic changes, including phase modulation, frequency modulation.
<Aisa> 在 2025-05-01 上传 | 大小：5.48mb | 下载：0

[VHDL编程] cam_cap_fpga

说明：包含上位机源代码，电路板的FPGA源码，实现摄像头的捕捉和采集-PC contains the source code, circuit board FPGA source code, achieving camera capture and collection
<gcy> 在 2025-05-01 上传 | 大小：269kb | 下载：0

[VHDL编程] RiscCpu

说明：这是根据夏宇闻老师的书编写的一个risc_cpu源码，包括很好的测试文件-This is according to Xia Wen teacher' s book written in a risc_cpu source, including good test file
<祝清瑞> 在 2025-05-01 上传 | 大小：9kb | 下载：0

[VHDL编程] fir_filter_50Mhz

说明：基于并行分布式算法的高速Fir滤波器的设计代码，采用Verilog编写，压缩包为quartus II编译过的工程代码-Parallel and distributed algorithms based on a high-speed Fir filter design code, Verilog prepared, compressed package for the quartus II compiled project code
<Eason> 在 2025-05-01 上传 | 大小：8.37mb | 下载：0

[VHDL编程] VGA_interface

说明：采用FPGA控制VGA的借口，采用Verilog编写，Quartus II编译，恰当配置后开发板可以与显示器相连显示图像-Using FPGA to control VGA excuse, Verilog prepared, Quartus II compilation, the proper development board can be configured to display an image attached to the
<Eason> 在 2025-05-01 上传 | 大小：426kb | 下载：0

[VHDL编程] IIR

说明：使用verilog语言描述的二阶巴特沃斯IIR滤波器，程序中有参数说明，已经运行通过-Using verilog language to describe the second-order Butterworth IIR filter, the program has parameter descr iption has been run through
<jialiangquan> 在 2025-05-01 上传 | 大小：1kb | 下载：0

[VHDL编程] erjielvbq

说明：使用verilog语言描述的二阶巴特沃斯IIR滤波器，程序中有参数说明，已经运行通过-Using verilog language to describe the second-order Butterworth IIR filter, the program has parameter descr iption has been run through
<jialiangquan> 在 2025-05-01 上传 | 大小：1kb | 下载：0

[VHDL编程] 10_ps2_keyboard_test

说明：FPGA通过ps2接收键盘数据，然后把接收到的字母A到Z键值转换相应的ASII码，通过串口发送到PC机上。 实验时，需要接键盘，还要用调试助手，下载程序后，在键盘上按下一个键，比如A，则在PC调试助手上可看到A -Through FPGA receive the ps2 keyboard data, and then receive the letters from A to Z key value into correspon
<珍宝> 在 2025-05-01 上传 | 大小：188kb | 下载：0

[VHDL编程] ADC

说明：利用状态机实现对TLC549的采样控制，实验时可调节电位器RW1（在开发板底板左下角），改变ADC的模拟量输入值，数据采集读取后在数码管上显示。-Using state machine implementation of eight bits sampling control, adjustable potentiometer RW1 experiments in development board (bottom left corne
<珍宝> 在 2025-05-01 上传 | 大小：294kb | 下载：0

[VHDL编程] 1123212

说明：用VHDL写的一个数字时钟程序，调试成功-Use VHDL to write a digital clock procedures, debugging success
<覃荣幸> 在 2025-05-01 上传 | 大小：595kb | 下载：0

[VHDL编程] taxi_cnt

说明：出租车计费器 根据出租车计费器原理本逻辑模块需包括以下内容：复位模块，开始计费模块，里程计数模块，里程判断模块，停车判断模块，停车计时模块，停车时间计费模块，里程计费模块，总计费模块，LED计时里程计费显示模块，高额费用报警；-taxi count
<Johnny chen> 在 2025-05-01 上传 | 大小：1.42mb | 下载：0

[VHDL编程] mouse_vga_2.0

说明：基于CycloneIII FPGA开发的PS2鼠标和VGA接口逻辑，采用Verilog编写。-CycloneIII FPGA-based development of the PS2 mouse and VGA interface logic, using Verilog.
<鲁文帅> 在 2025-05-01 上传 | 大小：3.29mb | 下载：0