资源列表
[VHDL编程] I2C-bus-based-on-FPGA
说明：基于FPGA设计I2C总线，使用Verilog语言，ISE环境，含有仿真结果-I2C bus based on FPGA design using Verilog language, ISE environment containing simulation results<huangyu> 在 2025-02-05 上传 | 大小：174kb | 下载：0
[VHDL编程] Async-FIFO-VHDL
说明：异步FIFO VHDL代码实现，包括：async_fifo_show_ahead.vhd， async_fifo_show_ahead_rd_task_logic.vhd，async_fifo_show_ahead_wr_task_logic.vhd， sync_r2w.vhd，sync_ram_std_dc.vhd，sync_w2r.vhd-The asynchronous FIFO VHDL code imple<taxi> 在 2025-02-05 上传 | 大小：7kb | 下载：0
[VHDL编程] LPF_module
说明：用verilog实现带宽可调的低通滤波器-Verilog to achieve the low-pass filter with adjustable bandwidth<李强> 在 2025-02-05 上传 | 大小：1kb | 下载：0
[VHDL编程] digitPI_control
说明：数字式PI比例积分控制器，有关自动控制方面的知识-The digital PI PI controller, the automatic control of knowledge<李强> 在 2025-02-05 上传 | 大小：2kb | 下载：0
[VHDL编程] lic_Xilinx_ISE_Vivado
说明：这是Xilinx ISE 14.X以及vivado、vivado_hls的license，亲测可用-Xilinx ISE 14.x vivado, vivado_hls license, pro-test available<远正茂> 在 2025-02-05 上传 | 大小：291kb | 下载：0
[VHDL编程] 32bit_adder
说明：三十二位加法器设计，能实现求补、加减法运算并具有溢出标志-Thirty-two adder designed to complement, addition and subtraction operations and overflow flag<田小新> 在 2025-02-05 上传 | 大小：2kb | 下载：0
[VHDL编程] eda-Lab-report
说明：三线八线译码器、数据选择器、数据比较器、二进制编码器、译码器的verilog语言输入方法-Three line eight line decoder, data selector, comparator, the binary encoder and decoder of verilog language input method<鸟语花香> 在 2025-02-05 上传 | 大小：1.13mb | 下载：0
[VHDL编程] FPGA-control-MAX1312
说明：FPGA控制MAX1312进行数据采集的程序接口程序-FPGA control MAX1312<田祯> 在 2025-02-05 上传 | 大小：507kb | 下载：0