[VHDL编程] secret-lock

说明：密码锁 4位和七位：输入4位十六进制密码，如果三次错误的话就报警 ； --密码是四位一下四位一下的输入，处于密码设置状态，又P3被按下时实现输入密码存储位的增加； --密码设置之后，按S7，密码被设置到系统中；然后在P1处于开锁状态时，进行新密码的输入，并 进行三次比较，有错，D3亮；并报警；-Password lock four and seven: Enter the four-digit hexadecimal passw
<沈攀> 在 2025-02-05 上传 | 大小：11kb | 下载：0

[VHDL编程] IDE_VHDL

说明：此代码为wishbone公司的IDE协议主机端VHDL源代码，有三个版本，实现了UDMA。版权归wishbone公司，请勿用于商业用途。-This VHDL codes with threr versions implemented IDE host protocol，supporting with UDMA。
<CHEN KANG> 在 2025-02-05 上传 | 大小：537kb | 下载：0

[VHDL编程] vhdl-code

说明：VHDL基本元件程序例程，适合初学者，帮助熟悉VHDL编程-VHDL component source code routines
<zc> 在 2025-02-05 上传 | 大小：111kb | 下载：0

[VHDL编程] FPGA-examples

说明：FPGA实例合集，可作为编程参考，内有LED，调制解调等程序-FPGA instance of collection, as a programming reference, with LED, modem program
<zc> 在 2025-02-05 上传 | 大小：240kb | 下载：0

[VHDL编程] Xilinx_vga_games_design

说明：经典的程序，用VHDL编写的游戏，俄罗斯方块，在赛灵思Spartan板子上测试成功-Classic procedures, written in VHDL game, Tetris, on the board of the Xilinx Spartan test
<zc> 在 2025-02-05 上传 | 大小：194kb | 下载：0

[VHDL编程] shuma

说明：数码管显示二位数字。输入八位二进制数，通过FPGA，将结果显示在数码观赏-Digital display two digits. Enter the eight-bit binary number, FPGA, the results are displayed on the digital watch
<朱煜青> 在 2025-02-05 上传 | 大小：1.94mb | 下载：0

[VHDL编程] VHDL-and-Verilog-code

说明：82个逻辑器件的VHDL和Verilog源码实例，可直接使用。-VHDL and Verilog source code examples of the 82 logic devices can be used directly.
<ll> 在 2025-02-05 上传 | 大小：84kb | 下载：0

[VHDL编程] 14-FPGA-examples

说明：14个FPGA例程包，如用FPGA实现跑马灯。多路选择器等-14 FPGA routines packet, such as using FPGA Marquee. Multiple selector
<jia> 在 2025-02-05 上传 | 大小：2.41mb | 下载：0

[VHDL编程] FPGA_uart

说明：altera 的 240 编写的 串口转换485程序！！最高支持波特率 为1152-ALTERA 240 written serial converter 485 programs! ! Supports up to 115200 baud rate! ! !
<layi_lau> 在 2025-02-05 上传 | 大小：4.85mb | 下载：0

[VHDL编程] sy4

说明：本程序用在DE2开发板上 实现一个弹球的小游戏 可以在在显示评上显示一个圆球和一个方球 ；两者在屏幕上* 可以通过按键来调节两者的水平方向和垂直方向的速度大小 也能调节两个小球的大小和颜色 也可以实现调节屏幕的大小和颜色-The procedures used in the DE2 development board to achieve a pinball game in both freedom of movement on
<高金兴> 在 2025-02-05 上传 | 大小：1.54mb | 下载：0

[VHDL编程] adder8_4

说明：用Verilog HDL编写的8位加法器程序，加法器采用4级流水线的方式实现。-8-bit adder program written using Verilog HDL, the adder 4 pipeline.
<李桐> 在 2025-02-05 上传 | 大小：93kb | 下载：0

[VHDL编程] FIR_Lowpass

说明：用Verilog HDL编写的FIR低通滤波器。FIR低通滤波器采用8阶串行方式实现。-Written using Verilog HDL FIR low-pass filter. FIR low-pass filter 8-order serial.
<李桐> 在 2025-02-05 上传 | 大小：778kb | 下载：0