[VHDL编程] ddr2

说明：基于xilinx spartan -3A DSP的ddr2控制器-Based on the Xilinx Spartan-3A DSP DDR2 controller
<朱义> 在 2025-02-05 上传 | 大小：11.57mb | 下载：0

[VHDL编程] FIFO

说明：很好的FIFO学习资料，由最简单的结构开始，教你如何设计FIFO。-Good FIFO learning materials, starting from the most simple structure, teach you how to design a FIFO.
<李路路> 在 2025-02-05 上传 | 大小：549kb | 下载：0

[VHDL编程] 1602

说明：基于Verilog的液晶初始化程序。本程序可初始化基于ＦＰＧＡ的１６０２模块。-Verilog-based LCD initialization procedure. This procedure can initialize the based FPGA module 1602.
<李路路> 在 2025-02-05 上传 | 大小：5kb | 下载：0

[VHDL编程] FPGA

说明：FPGA初学者的宝典，内有27个有价值的实例，让你轻轻松松学会FPGA。-The complete collection of questions and of the FPGA beginners, within the there are 27 valuable an instance of, let you relax lightly learn to the FPGA.
<李路路> 在 2025-02-05 上传 | 大小：1.24mb | 下载：0

[VHDL编程] GPSDECODE

说明：完成GPS的IRIG_B码解码，已经模块化，并且有详细的中文注释-Completed the GPS IRIG_B of decoding modular, and there are detailed notes in Chinese
<乐百事> 在 2025-02-05 上传 | 大小：4kb | 下载：0

[VHDL编程] multiplication

说明：1.sign_multi文件夹中是有符号数的乘法运算，实现了4bit*4bit的数据运算。 2.unsign_multi文件夹中是无符号的4bit*4bit运算。 以上两个文件均通过Quartusii综合 另外每个文件夹中又包括sign_multi_modelsim和unsign_multi_modelsim文件夹，其中包含了用modelsim仿真的所有文件，已调试通过仿真。-1.sign_multi folde
<刘栋> 在 2025-02-05 上传 | 大小：7.91mb | 下载：0

[VHDL编程] conv_12_adpcm

说明：adpcm编码verilog程序,包含pcm转换模块、adpcm编码输出模块-ADPCM coding verilog procedures, including PCM conversion module, ADPCM encoding output module
<李洋> 在 2025-02-05 上传 | 大小：2kb | 下载：0

[VHDL编程] ethernet-verilog

说明：非常详细的千兆以太网MAC verilog代码，可以供硬件设计时有关网络的开发参考-Very detailed Gigabit Ethernet MAC verilog code, can be used for hardware design of the network to develop a reference
<瞿鑫> 在 2025-02-05 上传 | 大小：688kb | 下载：1

[VHDL编程] deserialize-VHDL

说明：VHDL写的串并转换代码，经ISE13.3测试能用的。-VHDL to write a serial-to-parallel conversion code, can be used the ISE13.3 test.
<瞿鑫> 在 2025-02-05 上传 | 大小：1kb | 下载：0

[VHDL编程] digital-clock

说明：verilog实现数字钟功能，闹钟功能，日历功能-Verilog digital clock function, alarm clock function, calendar function
<passerby9091> 在 2025-02-05 上传 | 大小：176kb | 下载：0

[VHDL编程] music

说明：verilog实现FPGA板的音乐播放功能，可调整不同乐谱-Verilog FPGA board music player, adjustable sheet music
<passerby9091> 在 2025-02-05 上传 | 大小：430kb | 下载：0

[VHDL编程] taxi

说明：verilog实现出租车计费功能，起步价、里程数、等待时间计算-Verilog taxi meter function, starting price, mileage, waiting time
<passerby9091> 在 2025-02-05 上传 | 大小：441kb | 下载：0