[VHDL编程] 53147HDLC

说明：hdlc协议的相关程序，用verilog语言编写，供大家交流学习- hdlc protocol procedures using Verilog language for the exchange of learning
<zql> 在 2025-02-07 上传 | 大小：68kb | 下载：0

[VHDL编程] 680605rece_7E

说明：hdlc协议的相关程序，用verilog语言编写，供大家交流学习-hdlc protocol procedures using Verilog language for the exchange of learning
<zql> 在 2025-02-07 上传 | 大小：2kb | 下载：0

[VHDL编程] 3239crc_verilog

说明：用verilog语言开发的一段VHDL协议的代码，仅供参考交流，写的比较简单-Verilog language development for some VHDL code of the agreement, are for reference only exchange, is relatively simple to write
<zql> 在 2025-02-07 上传 | 大小：1kb | 下载：0

[VHDL编程] VGA_VHDL

说明：VGA 视频 VHDL 原代码, 当然你需要FPGA板去调试改变. 仅仅看作好的原始参考-VGA video VHDL source code, of course, you need to FPGA board to debug changed. Merely as good the original reference
<Scott Reed> 在 2025-02-07 上传 | 大小：1kb | 下载：0

[VHDL编程] key_scan

说明：按键消抖！verilog版本的，延时程序，已经过测试-Key debounce verilog version, the delay procedure has been tested
<追风> 在 2025-02-07 上传 | 大小：1kb | 下载：0

[VHDL编程] EDAbaluqiangdaqi

说明：本系统共由抢答单元、答题单元和报警单元等三部分组成。 首次进行时，主持人设置答题时间，再按一次清零开关，报警器发出声音提示抢答开始，同时抢答锁存模块开始工作，抢答定时器开始减计数，并将时间通过译码电路显示在数码管上。当在规定的时间内，有选手抢答时，抢答锁存模块就将该选手的号码锁存，其他的选手的抢答无效，同时报警器发出警报，定时器停止工作，抢答时间和该选手的号码分别通过数码管显示出来。当规定的时间到并且没有人抢答，定时器递减到0，并通
<卢广昌> 在 2025-02-07 上传 | 大小：11kb | 下载：0

[VHDL编程] FPGA50shejipwm

说明：基于fpga产生四路PWM波形，控制步进电机的运转，采用vhdl语言-Based fpga four PWM waveform is generated to control the operation of stepper motor vhdl language
<卢广昌> 在 2025-02-07 上传 | 大小：3.27mb | 下载：0

[VHDL编程] lsd

说明：本实验采用fpga控制流水灯，采用ROM存储数据，通过计数器调用数据，产生跑马灯-The experimental fpga control light water ROM to store data, call data generated by a counter Marquee
<卢广昌> 在 2025-02-07 上传 | 大小：706kb | 下载：0

[VHDL编程] mux16

说明：16位乘法器的verilog实现，可以通过仿真，采用的是移位的方法。-16-bit multiplier verilog achieve, through simulation, using the shift method.
<shaojian> 在 2025-02-07 上传 | 大小：1kb | 下载：0

[VHDL编程] fdivision

说明：一个分频的quartus工程，用verilog写的，改变i的值可以实现任意分频，绝对原创-Quartus project a divide verilog write, change the value of i can achieve arbitrary divide absolute originality! ! !
<shaojian> 在 2025-02-07 上传 | 大小：9.52mb | 下载：0

[VHDL编程] verilog-example

说明：verilog基础实验，包括篮球计数器，序列检测计等-verilog based experiments, including basketball counter sequence detector
<吴忠国> 在 2025-02-07 上传 | 大小：4kb | 下载：0

[VHDL编程] FPGA-in-radar-signal-process

说明：fpga在雷达数字信号系统中的应用以及误差分析，这是我做项目从知网下的。-fpga radar digital signal system and error analysis, which I have done projects from HowNet.
<邓忠飞> 在 2025-02-07 上传 | 大小：1.05mb | 下载：0