[VHDL编程] 32-order-FIR-on-FPGA

说明：基于FPGA的32阶FIR滤波器设计，研究了一种采用FPGA实现数字滤波器硬件电路方案；讨论了窗函数的选择、滤波器的结构以及系数量化问题-32 order FIR filter design based on FPGA, an FPGA implementation digital filter hardware circuit program discussed the choice of the window function,
<沧海一粟> 在 2025-02-07 上传 | 大小：235kb | 下载：0

[VHDL编程] FPGA-FFT-design

说明：FPGA 实现高速 FFT 处理器的设计 介绍了采用 Xilinx 公司的 Virtex- II 系列 FPGA 设计高速 FFT 处理器的实现方法及技巧。-FPGA design to achieve high-speed FFT processor implementation methods and techniques in the design of high-speed FFT processor using Xili
<沧海一粟> 在 2025-02-07 上传 | 大小：195kb | 下载：0

[VHDL编程] PWM_LED

说明：该程序利用ISE软件实现了FPGA控制的PWM波形的发出，给了一个简单的算法，频率可调-The program utilizes the ISE software FPGA to control the issue of PWM waveform, and gave a simple algorithm, frequency adjustable
<liguohui> 在 2025-02-07 上传 | 大小：348kb | 下载：0

[VHDL编程] Synplify

说明：Synplify快速入门的内部资料，是学习Synplify的好资料-The Synplify s QuickStart internal information, is learning the Synplify good information
<liguohui> 在 2025-02-07 上传 | 大小：98kb | 下载：0

[VHDL编程] FPGAPCI

说明：FPGA PCI板卡原理图 FPGA PCI板卡原理图
<tyc> 在 2025-02-07 上传 | 大小：751kb | 下载：0

[VHDL编程] preambledeassemble

说明：its useful for dissembler data from continuous stream of transmitter data stream
<kishan patel> 在 2025-02-07 上传 | 大小：1kb | 下载：0

[VHDL编程] costable.zip

说明：cos_table主要应用在GPS接收机中，通过quartus9.1 的编程实现，控制接收的程序,cos_table main application in the GPS receiver, through the programming of the quartus9.1 implementation, control the received program
<cc> 在 2025-02-07 上传 | 大小：7kb | 下载：0

[VHDL编程] frequency_lms.zip

说明：控制频率发生的字,改变频率控制字,可改变频率是否发生和可改变频率变化。该程序可以实现GPS接收所需要的控制字,Control the frequency of occurrence of the word, and change the frequency control word can be changed whether the frequency of occurrence and can change the frequenc
<cc> 在 2025-02-07 上传 | 大小：2kb | 下载：0

[VHDL编程] SPI-desgn.zip

说明：同步串行外设接口，它可以使MCU与各种外围设备以串行方式进行通信以交换信息。传输的数据为8位，在主器件产生的从器件使能信号和移位脉冲下，按位传输，高位在前，低位在后。,Synchronous serial peripheral interface, it can make the MCU with a variety of peripheral devices to communicate in order to exchange in
<cc> 在 2025-02-07 上传 | 大小：2kb | 下载：0

[VHDL编程] uart_txd_rxd.zip

说明：将接收到的并行数据转换成串行数据来传输。消息帧从一个低位起始位开始，后面是5~8个数据位，一个可用的奇偶位和一个或几个高位停止位。接收器发现开始位时它就知道数据准备发送,Converting the received parallel data into serial data to transmit. The message fr a me from a low start bit is followed by 5 to 8 data
<cc> 在 2025-02-07 上传 | 大小：3kb | 下载：0

[VHDL编程] RS232C_Verilog.rar

说明：rs232c 的verilog hdl 源码，验证可用，利于大的系统集成。,The codes of verilog hdl for RS232C, its useful characteristic can be integrated in a big system.
<huangbin> 在 2025-02-07 上传 | 大小：10kb | 下载：0

[VHDL编程] RS232C_vhdl.rar

说明：RS232C标准的VDDL源码实现，经测试可用，其便于集成到大的系统之中。,The codes of VHDL for RS232C, its useful characteristic can be integrated in a big system.
<huangbin> 在 2025-02-07 上传 | 大小：105kb | 下载：0