资源列表
[VHDL编程] 若干74HCxxx的Verilog源码。
说明:包括:74HC85、74HC138、74HC161、74HC151、74HC373 74HC4017、74HC238、74HC194等器件的Verilog编码实现。为.V文件,也可直接用记事本等打开。<ylzhao168> 在 2010-10-25 上传 | 大小:5.57kb | 下载:1
[VHDL编程] add xilinx embeded ip
说明:add xilinx embeded ip<jiexiongw> 在 2010-10-26 上传 | 大小:4.46mb | 下载:0
[VHDL编程] FPGA-verilog-交通灯
说明:采用verilog编写的代码,用FPGA实现交通灯控制,包含有数码管显示控制,倒计时控制,状态机等,是练习Verilog代码编写的一个很好的实例!<hangman_102@126.com> 在 2010-10-28 上传 | 大小:2.09kb | 下载:3
[VHDL编程] FPGA控制VGA显示(Verilog)
说明:用FPGA开发板控制VGA显示,以800*600的分辨率,首先在屏幕的正中央依次出现“新”“年”“快”“乐”四个汉字,并分别移动到屏幕的四个角落,接着在屏幕中部从左至右依次出现“Happy New Year”英文字样,然后出现三个由小到大再消失的圆形图标模拟烟花,最后在黑屏中闪烁金星。字体均采用不同颜色,增添喜庆气氛。 本代码是练习VGA控制,ROM调用,时序控制及状态机运用的一个综合实例!<hangman_102@126.com> 在 2010-10-28 上传 | 大小:11.34kb | 下载:2
[VHDL编程] 同步FIFO设计
说明: 用16*8 RAM实现一个同步先进先出(FIFO)队列设计。由写使能端控制该数据流的写入FIFO,并由读使能控制FIFO中数据的读出。写入和读出的操作由时钟的上升沿触发。当FIFO的数据满和空的时候分别设置相应的高电平加以指示。<lavien520@163.com> 在 2010-11-04 上传 | 大小:1.24mb | 下载:0
[VHDL编程] 并串转换XILINX
说明:嵌入式中实现并串转换的VERILOG程序+VHDL程序两个版本,是xilinx版本的,权威但繁琐<awenor> 在 2010-11-10 上传 | 大小:1.38kb | 下载:0
[VHDL编程] 70V631_VHDL_Model.zip
说明:针对IDT公司71v631的fpga设计,VHDL语言模型。<lixbggbb> 在 2010-11-12 上传 | 大小:5.17kb | 下载:0
[VHDL编程] 基于Altera FPGACPLD的电子系统设计及工程实践
说明:基于Altera FPGACPLD的电子系统设计及工程实践<wendy0518> 在 2010-11-13 上传 | 大小:26mb | 下载:0