[VHDL编程] ActelFPGA_RAM_an

说明：FPGA下开发RAM的手册，与FPGA自带的说明不同-FPGA development manual of RAM, comes with instructions and FPGA
<tanjl> 在 2025-02-24 上传 | 大小：265kb | 下载：0

[VHDL编程] sd_photo

说明：简易电子相册。可以认为自由控制图片的显示方式。-Simple electronic albums. That the freedom to control the picture display.
<陈效波> 在 2025-02-24 上传 | 大小：3.43mb | 下载：0

[VHDL编程] data-acquisition-system

说明：压力信号0~102kg，经过模拟调理电路变为0~5v电压信号，通过键盘按键在数码管上显示-Pressure signal 0 ~ 102kg, after the analog conditioning circuit becomes 0 ~ 5v voltage signal via the keyboard button on the digital tube display
<葛聂> 在 2025-02-24 上传 | 大小：151kb | 下载：0

[VHDL编程] 09_uart2

说明：串口字节收发通信，可以从PC机上通过串口调试助手输入一个字节然后从串口调试助手的接收区查找你输入的字节-Serial bytes to send and receive communication from the PC through the serial port debugging assistant enter a byte and then find your input bytes from a serial debuggi
<李刚> 在 2025-02-24 上传 | 大小：4kb | 下载：0

[VHDL编程] 10_ps2_keyboard_test

说明：ps2键盘输入测试程序，verlog代码实现-ps2 keyboard input test program, verlog code to achieve
<李刚> 在 2025-02-24 上传 | 大小：4kb | 下载：0

[VHDL编程] led_nios2_control

说明：利用noise核，控制LED灯的亮灭，altera系列FPGA的SOPC设计程序。-Noise core, to control the LED light bright off the the altera series FPGA and SOPC design process.
<姬奇> 在 2025-02-24 上传 | 大小：1.08mb | 下载：0

[VHDL编程] test_uart2

说明：可以实现串口收发，能够通过数码管显示从PC机上输入的数据-Serial transceiver, the number of input data from the PC through the digital display
<李刚> 在 2025-02-24 上传 | 大小：665kb | 下载：0

[VHDL编程] vga256

说明：VGA测试程序代码，改代码使用VERILOG语言实现的-VGA test code, change the code using the VERILOG language
<李刚> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] read_file_test

说明：VHDL读写文件范例，仿真专用，验证通过-Examples of VHDL to read and write files, simulation-specific, verified by
<覃才俊> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] screw

说明：基于FPGA的串行数据加解扰代码，用VHDL实现，可跑400M的速度。-FPGA-based serial data plus descrambling code using VHDL, and can run 400M speed.
<覃才俊> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] uart8bit

说明：串口通信verilog ml605开发板实现代码-Ml605 development board, serial communication Verilog code
<lu jie> 在 2025-02-24 上传 | 大小：712kb | 下载：0

[VHDL编程] my_apll_calcoeff

说明：在设计锁相环时，二阶环路滤波器的系数设计极为重要，本程序可以用于FPGA设计锁相环时计算所需的参数。-It is important to calculate a tow order loop filter,when designing a phase locked loop.This program can be used in designing a phase locked loop based FPGA or DSP direc
<gl> 在 2025-02-24 上传 | 大小：1kb | 下载：0