[VHDL编程] 8bitcpunew

说明：设计一个8位的CPU 有完整的程序包 仿真结果-Modern communication system ( MATLAB ) Edition ( Second Edition ) MATLAB+ source code for all
<小白> 在 2025-02-26 上传 | 大小：1.59mb | 下载：0

[VHDL编程] pipe_adder

说明：使用流水结构设计的一个超前进位加法器，含测试文件-pipe adder
<徐欢> 在 2025-02-26 上传 | 大小：1kb | 下载：0

[VHDL编程] fast_adder

说明：设计了一个超前进位加法器，仿真结果正确，综合结果延时小-fast adder
<徐欢> 在 2025-02-26 上传 | 大小：10kb | 下载：0

[VHDL编程] An-electric-fan-automatically--

说明：温控电风扇的自动开关控制器及fpga验证，含有源程序及fpga介绍应用-Automatic temperature control fan switch controller and the fpga verify, with source fpga Applications
<chenna> 在 2025-02-26 上传 | 大小：5kb | 下载：0

[VHDL编程] choose

说明：8-3多路选择器的fpga实现，数码管显示当前选择数据编号-8-3 multiplexer fpga realize, digital tube display the currently selected data Numbers
<cc> 在 2025-02-26 上传 | 大小：9kb | 下载：0

[VHDL编程] add

说明：4位并联全加器的fpga实现，由4个一位全加器及一个超前进位器组成，可向上进位-Four parallel QuanJia device fpga realizing by 4 a QuanJia emulators, and a leading sensor into binary, can carry up
<cc> 在 2025-02-26 上传 | 大小：25kb | 下载：0

[VHDL编程] add_4

说明：4位串联全加器的fpga实现，由4个一位全加器组成-Four series of fpga realizing the QuanJia by 4 a QuanJia emulators
<cc> 在 2025-02-26 上传 | 大小：12kb | 下载：0

[VHDL编程] autoseller

说明：自动售货机verilog实现，可仿真，可下载。-AUTOSELLER
<david> 在 2025-02-26 上传 | 大小：520kb | 下载：0

[VHDL编程] based-on-Xilinx-PCIe-Core-DMA

说明：1， 支持由板卡发起的DMA操作，既可以将板卡内的数据快速传输到PC，也可以将PC的数据读取到板卡内。DMA的可以通过PCIe的BAR0空间控制。 2， 利用Xilinx LogiCORE Endpoint Block Plus硬核，兼容Virtex 5、Virtex 6、Spartan 6系列。无缝支持PCIe x8、x4、x1速率 。 3， 在板卡的终端是标准的FIFO接口，可以接入各种形式的数据，例如AD采样数据，光纤数据
<rosen> 在 2025-02-26 上传 | 大小：2.22mb | 下载：1

[VHDL编程] 15-piano

说明：这是一个成功的电子琴VHDL源代码，已在DH－33001开发板上调试成功。-This is a successful organ VHDL source code, in the DH-33001 development board debugging.
<hjs> 在 2025-02-26 上传 | 大小：76kb | 下载：0

[VHDL编程] 01-halfadd

说明：这是一个成功的半加器VHDL源代码，已在DH－33001开发板上调试成功。-This is a successful half-adder VHDL source code, in the DH-33001 development board debugging.
<hjs> 在 2025-02-26 上传 | 大小：33kb | 下载：0

[VHDL编程] 04-led

说明：这是一个成功的控制LED显示的VHDL和Verilog源代码，已在DH－33001开发板上调试成功。-This is a successful control LED display of VHDL and Verilog source code, in the DH-33 001 development board debugging.
<hjs> 在 2025-02-26 上传 | 大小：33kb | 下载：0