[VHDL编程] PetervrlK

说明：经典verilog学习资料，参考入门指南-verilog manual
<kenny> 在 2025-03-06 上传 | 大小：112kb | 下载：0

[VHDL编程] New-Text-Document

说明：AWGN verilog download form somewhsre in internet
<hieuhuan> 在 2025-03-06 上传 | 大小：2kb | 下载：0

[VHDL编程] random

说明：How to make radom number in Verilog
<hieuhuan> 在 2025-03-06 上传 | 大小：13kb | 下载：0

[VHDL编程] 65905857-A-A

说明：vhdl code for risc processor-vhdl code for risc processor...........................
<satya> 在 2025-03-06 上传 | 大小：10kb | 下载：0

[VHDL编程] 67719585-Booth-Multiplier-Vhdl-Code

说明：vhdl code for booth multiplier-vhdl code for booth multiplier...........................
<satya> 在 2025-03-06 上传 | 大小：10kb | 下载：0

[VHDL编程] LFSR_UPDOWN_Verilog

说明：the LFSR up/down counter are designed in a verilog module easy to implement in any counter operation.
<rajapraba> 在 2025-03-06 上传 | 大小：10kb | 下载：0

[VHDL编程] upcounder_verilog

说明：the up counter are designed to the case statement to perform the counter operation in verilog.
<rajapraba> 在 2025-03-06 上传 | 大小：10kb | 下载：0

[VHDL编程] Verilog_Decoder

说明：Decoder are designed to the case statement to minize the coding and computation time for a decoder operation in verilog module.
<rajapraba> 在 2025-03-06 上传 | 大小：10kb | 下载：0

[VHDL编程] Verilog_Encoder

说明：the encoder operation can perform in verilog to use the case statement.
<rajapraba> 在 2025-03-06 上传 | 大小：10kb | 下载：0

[VHDL编程] Verilog_Rom

说明：the read only memory can design using the verilog in a HDL language.
<rajapraba> 在 2025-03-06 上传 | 大小：9kb | 下载：0

[VHDL编程] Verilog_UART

说明：universal asynchronous (UART) are designed in averilog module to easly implemented.-universal asynchronous (UART) are designed in averilog module to easly implemented.
<rajapraba> 在 2025-03-06 上传 | 大小：12kb | 下载：0

[VHDL编程] lcd

说明：source code for lcd.c.The header data will be loaded soon after.It is a general lcd c-code.For all types of lcd
<eliste> 在 2025-03-06 上传 | 大小：15kb | 下载：0