[VHDL编程] code

说明：FPGA 学习 .再学习 .谢谢!啥得啊,还不够呢!-FPGA learning. And study again. Thank you! What was, ah, it is not enough!
<彭小兵> 在 2024-11-17 上传 | 大小：4kb | 下载：0

[VHDL编程] dfX8BLn9

说明：是一個用verilog寫成的加法器電路,可把七個元件加起來-Is a written with Verilog adder circuit, can add up to seven components
<張凱婷> 在 2024-11-17 上传 | 大小：84kb | 下载：0

[VHDL编程] CortexM3

说明：This example shows how to use CortexM3 Bit-Band access to perform atomic read-modify-write and read operations on a varaible in SRAM.
<kz02bcxg> 在 2024-11-17 上传 | 大小：180kb | 下载：0

[VHDL编程] Verilog_golden

说明：这是verilog黄金参考指南的中文版本，对学习verilog有很大帮助！-This is a Verilog Golden Reference Guide to the Chinese version of Verilog are very helpful to learn!
<houlongting> 在 2024-11-17 上传 | 大小：300kb | 下载：0

[VHDL编程] full_adder3

说明：三位全加器的源代码，和测试代码，用Verilog HDL实现的！-The three full adder of the source code, and test code, using Verilog HDL to achieve!
<陈吉成> 在 2024-11-17 上传 | 大小：35kb | 下载：0

[VHDL编程] thefirstexampleforQuartuslearners

说明：一个完整的QUARTUS设计例子，初学QUARTUS的人必看！-Quartus a complete design example, a person must-see Quartus beginner!
<钱能> 在 2024-11-17 上传 | 大小：1.85mb | 下载：0

[VHDL编程] Ethernet_verilog_ip_core

说明：Ethernet(以太网)verilog ip core用verilogHDL语言写的以太网软核，对学习verilog语言和以太网有很大帮助。-Ethernet (Ethernet) verilog ip core language used verilogHDL Ethernet soft-core, learning Verilog language and Ethernet are very helpful.
<houlongting> 在 2024-11-17 上传 | 大小：882kb | 下载：0

[VHDL编程] arm10_verilog

说明：arm10_verilog.rar是基于arm10的verilog代码，对学习和理解 arm10的工作原理和做基于verilog的FPGA开发有帮助。-arm10_verilog.rar is based on the ARM10
<houlongting> 在 2024-11-17 上传 | 大小：25kb | 下载：0

[VHDL编程] VHDL_Programming_Examples

说明：vhdl例程,给出了许多VHDL例程,有参考价值,个人认为-VHDL routines, given a number of VHDL routines, there is reference value, individuals consider
<辜小兵> 在 2024-11-17 上传 | 大小：169kb | 下载：0

[VHDL编程] VHDL_Programming_Examples_2

说明：vhdl例程,给出了许多VHDL例程,有参考价值,个人认为，刚才上载的第2部分。-VHDL routines, given a number of VHDL routines, have reference value, personal opinion, just uploaded part 2.
<辜小兵> 在 2024-11-17 上传 | 大小：165kb | 下载：0

[VHDL编程] AlteraDE2NET

说明：altera公司开发板上关于基于FPGA实现网络协议的硬件描述-altera developed on-board FPGA based on the realization of network protocols, hardware descr iption
<张> 在 2024-11-17 上传 | 大小：526kb | 下载：0

[VHDL编程] 8adderverilog

说明：8位加法器的实现，非流水线结构，很不错。我测试过，效率比较高-8-bit adder realization, non-pipelined structure, is pretty good. I
<张明> 在 2024-11-17 上传 | 大小：1kb | 下载：0