资源列表

« 1 2 ... .95 .96 .97 .98 .99 2500.01 .02 .03 .04 .05 ... 4311 »

[VHDL编程ds18b20caiji

说明:VHDL DS18B20采集显示程序,希望帮助大家-VHDL DS18B20 acquisition and display program
<戴超> 在 2025-03-07 上传 | 大小:5kb | 下载:0

[VHDL编程shumaguanVHDL

说明:武汉理工,VHDL数码管显示程序,经过调试-VHDL digital tube display program, after the experiment board debugging Wuhan
<戴超> 在 2025-03-07 上传 | 大小:4kb | 下载:0

[VHDL编程cic5

说明:5级级联CIC滤波器的VHDL程序。CIC是最简单最易实现的低通滤波器,通常CIC滤波器如果采用单级,带外衰减不够,因此需要级联使用,5级级联的CIC带外衰减能够满足大多数的设计要求。而带内的衰减可以采用补偿滤波器抵消掉绝大部分。-the code of 5-CIC
<陈建敏> 在 2025-03-07 上传 | 大小:1kb | 下载:0

[VHDL编程comp_sheji1

说明:CIC补偿滤波器的VHDL代码。通常单级的CIC阻带衰减不够,级联后阻带衰减满足要求,但是通带衰减又太大,补偿滤波器就是为了满足带内衰减要求而设计的。-THE code of CIC compensation filter.
<陈建敏> 在 2025-03-07 上传 | 大小:1kb | 下载:0

[VHDL编程Verilog-example-by-xiayuwen

说明: 这本书是夏宇文老师在几年前编写的,非常是和初学者,里面有哦对verilog 的详细讲解-a book write by xiyuwen ,This book provides a detailed explanation of verilog
<pioneer> 在 2025-03-07 上传 | 大小:1.3mb | 下载:1

[VHDL编程how-to-use-modelsim

说明:明导公司的modelsim仿真软件使用教程,用于硬件描述语言所设计代码的仿真。-modelsim user manual
<林坚> 在 2025-03-07 上传 | 大小:1.02mb | 下载:0

[VHDL编程Based-on-FPGA--answer-

说明:this a Based on FPGA of multi-channel vies to answer first device,write by myself.-this is a Based on FPGA of multi-channel vies to answer first device,write by myself.
<飞扬> 在 2025-03-07 上传 | 大小:303kb | 下载:0

[VHDL编程t80_0146

说明:z80 ctc is good an usefull for you take it is good
<mt> 在 2025-03-07 上传 | 大小:52kb | 下载:0

[VHDL编程max1301-driving-of-verilog

说明:这个程序是在quartus的开发环境下,用verilog 语言写的max1301的驱动和控制程序,希望对你们有用。-This program is in quartus development environment, using verilog language written max1301 driver and control program, you want to be useful.
<xuzhengan> 在 2025-03-07 上传 | 大小:5kb | 下载:1

[VHDL编程tlv5618-driving-of-verilog

说明:这个程序是在quartus的开发环境下,用verilog 语言写的tlv5618的驱动和控制程序,希望对你们有用。 -This program is in quartus development environment, using verilog language written tlv5618 driver and control program, you want to be useful.
<xuzhengan> 在 2025-03-07 上传 | 大小:4kb | 下载:0

[VHDL编程2

说明:低频幅频特性测试仪 基于FPGA和单片机 能测量信号的频率特性和相频特性,并能绘制曲线-The main principle is 8 channels signal input, output to the corresponding tube feet, drive the corresponding diode circuits and LED digital display so as to achieve the pu
<陈鸿斌> 在 2025-03-07 上传 | 大小:102kb | 下载:0

[VHDL编程clkdiv

说明:vhdL语言写的时钟分频器,使用的是二分法的方式实现的功能-that is a vhdl version clock divider
<lishuheng> 在 2025-03-07 上传 | 大小:1kb | 下载:0
« 1 2 ... .95 .96 .97 .98 .99 2500.01 .02 .03 .04 .05 ... 4311 »

源码中国 www.ymcn.org