[VHDL编程] P8

说明：PIPE LINE VERILOG PROJECT
<rahim> 在 2025-03-10 上传 | 大小：119kb | 下载：0

[VHDL编程] 89206238_P1

说明：floating point adder
<rahim> 在 2025-03-10 上传 | 大小：1kb | 下载：0

[VHDL编程] DE0_Nano_User_Manual_v1.5

说明：The DE0-Nano board introduces a compact-sized FPGA development platform suited for to a wide range of portable design projects, such as robots and mobile projects.
<吴胜利> 在 2025-03-10 上传 | 大小：7.3mb | 下载：0

[VHDL编程] Project_LED_RGB_PWM

说明：LED RGB PWM C code for AVR
<crackn> 在 2025-03-10 上传 | 大小：14kb | 下载：0

[VHDL编程] ESSC2

说明：FPGA控制CPU的上电过程,实现CPU的准确上电控制。-FPGA controlles the process of POWER-ON for CPU
<lz> 在 2025-03-10 上传 | 大小：3.1mb | 下载：0

[VHDL编程] adcint

说明：基于FPGA，实现控制ADC0809对模拟信号的采样输出-Based on FPGA, to control the ADC0809 to the analog signal sampling output
<林伟> 在 2025-03-10 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog-VGA

说明：运用verilog,描述了vga工作时序-Use verilog, describes the VGA work timing
<chenping> 在 2025-03-10 上传 | 大小：101kb | 下载：0

[VHDL编程] shifter

说明：左移门，在vhdl环境下实现左移-Left to move the door
<mr liu> 在 2025-03-10 上传 | 大小：1kb | 下载：0

[VHDL编程] cpsk-vhdl

说明：基于VHDL硬件描述语言，对CPSK调制的信号进行解调-VHDL hardware descr iption language based on CPSK modulated signal demodulation
<张拓> 在 2025-03-10 上传 | 大小：25kb | 下载：0

[VHDL编程] latch

说明：关于闩锁效应的产生机理、触发条件、防止措施以及器件的闩锁测试的一个资料文件-This is a generation of latch-up mechanism , trigger conditions , measures and devices to prevent latch- test data file.
<袁桂毅> 在 2025-03-10 上传 | 大小：191kb | 下载：0

[VHDL编程] sine.txt

说明：THIS IS CODE FOR VHDL
<chaitu> 在 2025-03-10 上传 | 大小：1kb | 下载：0

[VHDL编程] sin_cos_rom

说明：9bit、512个数据点（1/4周期）的正弦余弦ROM查值表-9bit, 512 data points (1/4 cycle) check the value of the sine and cosine table ROM
<袁桂毅> 在 2025-03-10 上传 | 大小：3kb | 下载：0