资源列表
[VHDL编程] CPLD-FPGA-project-doesnt-fit
说明：CPLD/FPGA编译时提示“project doesn t fit! do you wish to override some existing settings and/or assignments？解决方法-CPLD/FPGA编译时提示“project doesn t fit! do you wish to override some existing settings and/or assignments？”<李文强> 在 2025-03-11 上传 | 大小：461kb | 下载：0
[VHDL编程] MSP430F449_LCD_LED
说明：MSP430F449 128*64点阵液晶驱动程序-MSP430F449 128*64点阵液晶驱动程序<> 在 2025-03-11 上传 | 大小：9kb | 下载：0
[VHDL编程] MSP430F449_uart
说明：MSP430F449 UART 232 操作程序-MSP430F449 UART 232 操作程序<> 在 2025-03-11 上传 | 大小：9kb | 下载：0
[VHDL编程] USB-to-RS232-adapter-module
说明：母板通过FR232R芯片及其外围电路实现USB接口转UART（TTL电平）接口，并提供自定义的双列插针扩展接口；功能子板则分为RS232接口和TTL接口两种，并可根据需要设计RS485/RS422/CAN总线接口。-Motherboard chip by FR232R USB interface and its peripheral circuit switch UART (TTL level) interface, and provi<伍俊> 在 2025-03-11 上传 | 大小：1.59mb | 下载：0
[VHDL编程] self_survey
说明：STEP7编程，可检测DP总线上模块的报错情况。-STEP7 program that can survey the models on DP bus and can indicate errors occured from models<杠杠> 在 2025-03-11 上传 | 大小：325kb | 下载：0
[VHDL编程] abel4
说明：ABEL开发工具，带反编译，将JED反编生成AHDL-failed to translate<lailinchun> 在 2025-03-11 上传 | 大小：896kb | 下载：1
[VHDL编程] usb_latest.tar
说明：USB 源码。Verilog实现的USB程序，用ISE打开工程文件即可-USB verilog code。-Verilog implementation USB program, open the project file with the ISE can be<大斌> 在 2025-03-11 上传 | 大小：191kb | 下载：0
[VHDL编程] multiplier
说明：参数可配置的sequential 乘法器和booth 乘法器-verilog source code with configurable parameters for sequential multiplier and booth multiplier<shuanghx> 在 2025-03-11 上传 | 大小：2kb | 下载：0
[VHDL编程] 8051core-Verilog
说明：可以在FPGA上，实现80C51的软核，经过验证-In the FPGA to realize the soft-core 80C51, proven<Colin> 在 2025-03-11 上传 | 大小：51kb | 下载：0
[VHDL编程] combinational_divider
说明：参数可配置的除法器verilog源代码，验证通过-verilog soure code for divider with configurable parameters<shuanghx> 在 2025-03-11 上传 | 大小：1kb | 下载：1