资源列表
[VHDL编程] verilog_show10
说明:基于VHDL编写的10进制显示输出,基于16进制的10进制控制,适合初学者-VHDL-based display output written in decimal, hexadecimal, 10 hexadecimal-based control, suitable for beginners<Geyufei> 在 2025-03-14 上传 | 大小:266kb | 下载:0
[VHDL编程] Verilog-xiayuwen-text
说明:Verilog数字系统设计教程(夏宇闻)例题源程序-Verilog digital system design course (XiaYuwen) sample source program<陈权标> 在 2025-03-14 上传 | 大小:259kb | 下载:0
[VHDL编程] filter_ex1
说明:DSP builder 模块搭建的fir -DSP builder module built fir<wr> 在 2025-03-14 上传 | 大小:10kb | 下载:0
[VHDL编程] DE0_NIOS_SDCARD
说明:基于DE0套件开发板的 NOIS SDcard 示例程序!-Kit development board based on DE0 NOIS SDcard sample program!<wr> 在 2025-03-14 上传 | 大小:4.02mb | 下载:0
[VHDL编程] nios_lcd_3c120
说明:FPGA 开发中Nios的LCD空置示例!-Nios FPGA development in the LCD vacant example!<wr> 在 2025-03-14 上传 | 大小:2.43mb | 下载:0
[VHDL编程] esign_3c120_v110_qsys_revA
说明:基于Altera Qsys vip_example_design_3c120_v110_qsys_revA-Based on Altera Qsys vip_example_design_3c120_v110_qsys_revA<wr> 在 2025-03-14 上传 | 大小:1.06mb | 下载:1
[VHDL编程] filter-design
说明:MBD-FPGA数字滤波器设计基本流程,基于DSP builder-MBD-FPGA basic process of digital filter design<wr> 在 2025-03-14 上传 | 大小:404kb | 下载:0