资源列表

« 1 2 ... .28 .29 .30 .31 .32 1933.34 .35 .36 .37 .38 ... 4311 »

[VHDL编程stop_watch

说明:stop_watch编程,当stop输入为一时程序停止计数,并输出从上一次输入为一的时钟频数-stop_watch programming procedures for the moment when the stop input to stop counting, and the output from the last input clock frequency for a
<武娇娇> 在 2025-04-25 上传 | 大小:108kb | 下载:0

[VHDL编程sqrt_Verilog

说明:Verilog实现开平方模块,内含有具体的算法描述Word文档,简单清晰明了。-sqrt with Verilog HDL. It is useful.
<张重> 在 2025-04-25 上传 | 大小:17kb | 下载:0

[VHDL编程FPGA_ep1c3

说明:ALTERA EP1C3 PROTEL 原理图与PCB-ALTERA EP1C3 PROTEL SCH AND PCB
<> 在 2025-04-25 上传 | 大小:160kb | 下载:0

[VHDL编程moore

说明:摩尔有限状态机的例子很好的,实验读写控制-an example of FSM of moore
<王婷> 在 2025-04-25 上传 | 大小:178kb | 下载:0

[VHDL编程scq

说明:锁存器用于可编程控制器编码用的,其实我也不大懂,照书写的,有怪莫怪-Latches used for the programmable logic controller code, in fact, I do not quite understand, according to writing, there are strange No wonder, then
<张是> 在 2025-04-25 上传 | 大小:150kb | 下载:0

[VHDL编程ALTERA_USB

说明:altera usb制作资料 包括原理图软件及硬件程序语言-altera cpld usb Blaster
<xiaohao> 在 2025-04-25 上传 | 大小:2.22mb | 下载:0

[VHDL编程pinlvup

说明:利用XILINX的SPARTAN-3A系列的XC3S200A的FPGA为载体,以VHDL为系统逻辑描述的表达方式,完成的数字频率计的设计。-SPARTAN-3A XILINX the use of the FPGA family XC3S200A to vector to the system Logic VHDL descr iption expressions, completed the design of Digital Fre
<蔡晓望> 在 2025-04-25 上传 | 大小:203kb | 下载:0

[VHDL编程can_controller

说明:基于FPGA的VHDL,can总线控制的设计与实现,在ISE下弄的。-FPGA-based VHDL, can control the design and implementation of the bus, get under the ISE' s.
<洪依> 在 2025-04-25 上传 | 大小:343kb | 下载:0

[VHDL编程ddr

说明:基于FPGA的ddr控制器的设计与实现,verilog,ISE-FPGA-based controller design and implementation of ddr, verilog, ISE
<洪依> 在 2025-04-25 上传 | 大小:175kb | 下载:0

[VHDL编程FIFO

说明:基于FPGA的FIFO控制器的设计与实现,ISE,verilog-FPGA-based design and implementation of FIFO controller, ISE, verilog
<洪依> 在 2025-04-25 上传 | 大小:108kb | 下载:0

[VHDL编程firlms

说明:基于FPGA的自适应FIR滤波器的verilog设计与实现-Adaptive FIR Filter Based FPGA Design and Implementation of verilog
<洪依> 在 2025-04-25 上传 | 大小:1kb | 下载:0

[VHDL编程linearcode

说明:基于FPGA的线性编码解码,verilog设计实现-FPGA-based linear encoding and decoding, verilog design and implementation
<洪依> 在 2025-04-25 上传 | 大小:1kb | 下载:0
« 1 2 ... .28 .29 .30 .31 .32 1933.34 .35 .36 .37 .38 ... 4311 »

源码中国 www.ymcn.org