资源列表
[VHDL编程] LTC2630_CTRL
说明：LTC2630驱动设计，应用于FPGA，用VERILOG编写的-LTC2630-driven design, used in FPGA, prepared with VERILOG<熊孟龙> 在 2025-04-24 上传 | 大小：2.53mb | 下载：0
[VHDL编程] VGA_Core
说明：基于FPGA的VGA显示系统的开发设计，一段VHDL写的很好的VGA驱动源码。-FPGA-based VGA display system design, a VHDL VGA driver to write a good source.<yangmanxin> 在 2025-04-24 上传 | 大小：356kb | 下载：0
[VHDL编程] FPGASquare-RootRaised-CosineFilter
说明：数字通信系统中, 基带信号的频谱一般较宽, 因此 传递前需对信号进行成形处理, 以改善其频谱特性,使 得在消除码间干扰与达到最佳检测接收的前提下,提高信道的频带利用率。目前,数字系统中常使用的波形成形滤波器有平方根升余弦滤波器、 高斯滤波器等。设计方法有卷积法或查表法, 其中: 卷积法的实现,需要消耗大量的乘法器与加法器,以构成具有一定延时的流水线结构。为降低硬件消耗,文献提出了一种分-FPGA Implementation o<xing> 在 2025-04-24 上传 | 大小：184kb | 下载：0
[VHDL编程] Design-lvds-fpga
说明：】针对数据传输系统速度、距离和稳定性等要求的不断提高，提出了一种基于低振幅差分信号技术（LVDS，Low Voltage Differential Signaling）的长距离高速串行数据传输系统。该系统结合LVDS技术速度快、抗干扰性强、功耗低的 特点以及光纤通信容量大、传输距离远的特点，采用光纤来传输LVDS 信号，解决了数据传输系统遇到的这些难题。对数据传 输系统的设计分别从设计方案、硬件实现两方面进行了详细研究和描<xing> 在 2025-04-24 上传 | 大小：854kb | 下载：0
[VHDL编程] pskdem_fixed
说明：psk解调的定点仿真模型。另外DEC2HEX.C负责将十进制的数据文件转换为十六进制的数据文件，因为MATLAB输出数据格式为十进制，而NC-VERILOG能够读取的数据格式为十六进制，所以需要转换。-psk demodulation of the fixed-point simulation models. In addition DEC2HEX.C responsible for the data file is converted<杨芳> 在 2025-04-24 上传 | 大小：11kb | 下载：0
[VHDL编程] SystemVerilog_3.1a
说明：SystemVerilog_3a 语言详细手册-SystemVerilog_3a detailed manual language<liu> 在 2025-04-24 上传 | 大小：2.88mb | 下载：0
[VHDL编程] websvn-filedetails
说明：SPI interface descr iption. REalise spi interface for VHDL code.<Antoshka> 在 2025-04-24 上传 | 大小：61kb | 下载：0
[VHDL编程] digital-design_seven_segment
说明：digitla design seven segment display<Umut> 在 2025-04-24 上传 | 大小：218kb | 下载：0
[VHDL编程] verilog-hdl_135
说明：Verilog HDL 135例源码,Verilog开发指南实例-135 samples source code of Verilog HDL<Sandy> 在 2025-04-24 上传 | 大小：193kb | 下载：0