[VHDL编程] cartra

说明：car traffic controller.........vhdl code
<sheshu> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog-reference-guide

说明：verilog reference guide and some simple verilog programs
<vijay> 在 2025-04-24 上传 | 大小：199kb | 下载：0

[VHDL编程] DES3DES_VLSI

说明：优秀硕士论文：DES3DES算法的VLSI设计.pdf-Outstanding Master' s Thesis: DES3DES VLSI design algorithms. Pdf
<dawei> 在 2025-04-24 上传 | 大小：1.53mb | 下载：0

[VHDL编程] DES_IP

说明：优秀硕士论文：基于DES的加密IP核的设计-Outstanding Master' s Thesis: DES encryption IP core design
<dawei> 在 2025-04-24 上传 | 大小：797kb | 下载：0

[VHDL编程] abc

说明：卷积码编码器的实现，用的是vhdl语言。这是毕设时做的，已经调通。-Convolutional code encoder implementation, using vhdl language. This is done when the complete set has been transferred through.
<decoder> 在 2025-04-24 上传 | 大小：4kb | 下载：1

[VHDL编程] FK

说明：实现十进制计数器连续计数，控制发光二极管显示0—9十个数字-Decimal counter counting to achieve continuous, control, LED display ten numbers 0-9
<ziying> 在 2025-04-24 上传 | 大小：112kb | 下载：0

[VHDL编程] example

说明：这是一种基于FPGA的空调控制器的设计 基于多种基本的功能-This is a FPGA-based controller design is based on a variety of air-conditioning function of the basic
<黄石> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] seccount

说明：用VHDL语言设计电子数字秒表。包含相关文件及说明，用户可以在Xilinx ISE 环境下运行。-With VHDL language design digital stopwatch. Contains the corresponding code and all documents. Users can Xilinx ISE environment in operation
<chenlan> 在 2025-04-24 上传 | 大小：647kb | 下载：0

[VHDL编程] fir

说明：用VHDL语言设计有限脉冲响应的FIR滤波器。用户可以在Xilinx ISE环境下运行。-With VHDL language design finite impulse response of FIR filter. Users can run Xilinx ISE environment.
<chenlan> 在 2025-04-24 上传 | 大小：459kb | 下载：0

[VHDL编程] multiplier_ip

说明：基于IP核的乘法器设计，multiplier_ip中包含完整的工程设计文件，用户可以在Xilinx ISE下运行-Based on IP core of design, multiplier_ip on time-multiplier contain complete engineering documents, users can run Xilinx ISE
<chenlan> 在 2025-04-24 上传 | 大小：2.66mb | 下载：0

[VHDL编程] multiply_shift_add

说明：基于移位相加运算的乘法器设计，multiply_shift_add中包含了完整的设计工程文件，可在Xilinx ISE中运行-Adding operation based on shift on time-multiplier design, multiply_shift_add contains the complete design engineering documents, Xilinx ISE in running
<chenlan> 在 2025-04-24 上传 | 大小：1.02mb | 下载：0

[VHDL编程] pwm

说明：带有死区的、频率可设置的PWM输出源码，实际中已经应用-With a dead zone, the frequency can be set in the PWM output source, have been applied in practice
<xuning> 在 2025-04-24 上传 | 大小：1kb | 下载：0