[VHDL编程] VHDL_VGA

说明：源文件保存在src目录，QII的工程文件保存在Proj目录；程序实现的功能是在VGA显示器上显示彩色条纹，共8种颜色
<liukun> 在 2025-04-24 上传 | 大小：243kb | 下载：0

[VHDL编程] traffic_control

说明：软件开发环境：ISE 7.1i 仿真环境：ISE Simulator 1. 这个实例实现通过ISE Simulator工具实现一个具有两个方向共八个灯的交通灯控制器； 2. 工程在project文件夹中，双击traffic.ise文件打开工程； 3. 源文件在rtl文件夹中，traffic.v为设计文件，traffic_tb.tbw是仿真波形文件； 4. 打开工程后，在工程浏览器中选择traffic_tb.t
<李华> 在 2025-04-24 上传 | 大小：243kb | 下载：0

[VHDL编程] fourbitincrement

说明：用VHDL编译的源代码，4bit加一器，输入一个4位二进制数自动加一，解压后直接用Quartus打开project即可-Compiled with VHDL source code, 4bit-plus-one, and enter a 4-bit binary number plus one automatically, after extracting the direct use of Quartus can open the p
<xie> 在 2025-04-24 上传 | 大小：243kb | 下载：0

[VHDL编程] mcpu_1.06b

说明：MCPU is a minimal cpu aimed to fit into a 32 Macrocell CPLD - one of the smallest available programmable logic devices. While this CPU is not powerful enough for real world applications it has proven itself as a valuable
<eldis> 在 2025-04-24 上传 | 大小：243kb | 下载：0

[VHDL编程] Counter

说明：Counter in VHDL using Xilinx ISE
<Sai Kiran> 在 2025-04-24 上传 | 大小：244kb | 下载：0

[VHDL编程] Class_Design

说明：这是我的课程设计中的一部分，用来控制1602的verilog代码，可以显示字幕-This is my part of the curriculum design, used to control the 1602 verilog code, you can display subtitles
<顾好人> 在 2025-04-24 上传 | 大小：244kb | 下载：0

[VHDL编程] stm32f103_ad9854

说明：使用STM32F103RBT6单片机实现的AD9854的驱动程序，可以实现输出指定频率的正弦信号。-Use STM32F103RBT6 MCU AD9854 driver can specify a sinusoidal output signal frequency.
<Yang Lv> 在 2025-04-24 上传 | 大小：244kb | 下载：0

[VHDL编程] CPLD_PCIE20140613

说明：本CPLD程序是针对PLX8311的PCIE局部总线状态机程序，可以实现基于PCIE X1的数据通讯，在实际项目中应用通过-The CPLD Program for PLX8311 the PCIE local bus state program, can be achieved based PCIE X1 data communication, in the actual project application by
<不再犹豫> 在 2025-04-24 上传 | 大小：244kb | 下载：0

[VHDL编程] practica1

说明：Se trata de compuertas analógicas de and y or
<puky> 在 2025-04-24 上传 | 大小：244kb | 下载：0

[VHDL编程] RapidIO_avalonst

说明：RapidIO：使用Avalon-ST直通接口的实现方法，可以在fpga上实现-rapidio altera
<朱明明> 在 2025-04-24 上传 | 大小：244kb | 下载：0

[VHDL编程] uart2bus_latest.tar

说明：串口通信啊盛大盛大盛大盛大说的话撒大家啊上课(uart sdadasdsadasdasdasda)
<jiannanc > 在 2025-04-24 上传 | 大小：244kb | 下载：0

[VHDL编程] FPGA_flash设计

说明：我们的设计是用一个FSM控制器来控制发送什么命令，flash模块判断FSM发送过来的state信号来选择应该执行什么操作，当命令写入或者读出后，会发送一个flag_done命令，这个命令让我们判断上个指令是否完成，如果完成后FAM将发送下一个命令.(Our design uses a FSM controller to control what commands are sent. The flash module judges the
<硅渣渣> 在 2025-04-24 上传 | 大小：244kb | 下载：0