资源列表

« 1 2 ... .14 .15 .16 .17 .18 1919.20 .21 .22 .23 .24 ... 4311 »

[VHDL编程memsys_cntrlr

说明:存储模型,vmm验证平台,经典-Storage model, vmm verification platform, the classic
<诸葛龙> 在 2025-04-24 上传 | 大小:96kb | 下载:1

[VHDL编程vmm_log

说明:vmm log 验证平台,采用vmm搭建-vmm log verification platform, built by vmm
<诸葛龙> 在 2025-04-24 上传 | 大小:37kb | 下载:0

[VHDL编程vmm_rtl_config

说明:采用vmm rtl config的例子-Examples of using vmm rtl config
<诸葛龙> 在 2025-04-24 上传 | 大小:3kb | 下载:0

[VHDL编程Lattice_FPGA

说明:该使用指南适用于初次使用ispLEVER 软件或者不常使用该软件的工程设计人员,它可以帮助你去了解 不同的处理过程,使用各种工具,以及熟悉ispLEVER 产生的各种报告。在进行下一步时,可以准备一 个设计,以此去了解设计的仿真,功耗的计算,静态时序分析,以及以时序驱动的布局和布线,检查由 软件输出的报告等。以此设计为例,你可以练习约束设计的输入,输出信号以及这些信号管脚的分配去 满足系统要求。也可以修改约束条件,达到最
<treaclysmile> 在 2025-04-24 上传 | 大小:2.11mb | 下载:0

[VHDL编程l34_parser

说明:报文解析,用来判断是否为正常报文及报文分类-Packet analysis, to determine whether a normal packet and packet classification
<王敏> 在 2025-04-24 上传 | 大小:9kb | 下载:0

[VHDL编程new_RS_Verilog

说明:这是基于FPGA的RS编解码的实际例子。我已经调试完成!- This is arranges the decoding based on FPGA RS the actual example. I already debugged complete!
<steef> 在 2025-04-24 上传 | 大小:143kb | 下载:0

[VHDL编程new_BCHandRS

说明:我好不容易找到的BCH编解码的FPGA的程序。欢迎大家使用- I found with great difficulty BCH arranges the decoding the FPGA procedure. Welcome everybody use
<steef> 在 2025-04-24 上传 | 大小:569kb | 下载:0

[VHDL编程FFT

说明:FFT滤波FPGA 可以在FPGA板上实现FFT滤波,工程程序-FFT FGPA
<彭书浙> 在 2025-04-24 上传 | 大小:6.09mb | 下载:0

[VHDL编程MACtop

说明:基于FPGA的以太网控制器(MAC)源码,包括发送、接收、控制、CRC、寄存器、计数器等模块-Ethernet MAC sub-layer protocol
<cmf> 在 2025-04-24 上传 | 大小:125kb | 下载:1

[VHDL编程GFverilog-hdl

说明:伽罗华域的乘法器的设计,使用有限域设计乘法器-Galois field multiplier design, the use of finite field multiplier design
<许皓天> 在 2025-04-24 上传 | 大小:2kb | 下载:0

[VHDL编程taxi

说明:出租车计价器源码 module distancemokuai-Taximeter source module distancemokuai
<tianqinqin> 在 2025-04-24 上传 | 大小:1kb | 下载:0

[VHDL编程RS

说明:RS译码器的设计,使用RS码设计的译码器-RS decoder design, the use of RS code decoder design
<许皓天> 在 2025-04-24 上传 | 大小:12kb | 下载:0
« 1 2 ... .14 .15 .16 .17 .18 1919.20 .21 .22 .23 .24 ... 4311 »

源码中国 www.ymcn.org