[VHDL编程] EDA2

说明：比较器和DA器件实现AD功能的电路设计以及在EDA试验箱上的具体操作-Comparator and DA function devices to achieve AD EDA circuit design and the specific operation on the chamber
<李柏睿> 在 2025-04-04 上传 | 大小：773kb | 下载：0

[VHDL编程] VGA

说明：vrilog写的VGA显示程序。 只是普通的程序，-vrilog write VGA display program.
<刘慧> 在 2025-04-04 上传 | 大小：1.29mb | 下载：0

[VHDL编程] vgachar

说明：verilog 写的VGA字符显示程序。-verilog VGA character display program written.
<刘慧> 在 2025-04-04 上传 | 大小：1mb | 下载：0

[VHDL编程] 1

说明：德萨法阿斯地方顺风萨多夫阿斯顿法萨多夫多少-local wind Saduo Fu
<凉均兄> 在 2025-04-04 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGAxiaoshufenpin

说明：实现任意分频的分频器设计，包括小数分频，任意小数分频的设计方案-ren yi xiao shu fen pin
<jin> 在 2025-04-04 上传 | 大小：257kb | 下载：0

[VHDL编程] FP6182

说明：PF6182是一款很好的DC-DC同步降压IC。输出电压可调整，电流达2A。非常好用-PF6182 is a good DC-DC synchronous buck IC. Adjustable output voltage and current up to 2A. Very easy to use
<longshiji> 在 2025-04-04 上传 | 大小：583kb | 下载：0

[VHDL编程] vhdl-digital-clock

说明：数字电子钟VHDL 能够实现小时（24进制）、分钟和秒钟（60进制）的计数功能 具有复位功能 功能扩展：具有复位、整点报时提示、定时闹钟等功能 方案： 对数字电子钟的功能进行分析，确定出所需要的各个模块，再通过顶层文件的设计，把各个模块例化综合起来，形成一个完整的电子钟。 -VHDL to implement digital electronic clock hours (24 hex), minutes
<陈添> 在 2025-04-04 上传 | 大小：76kb | 下载：0

[VHDL编程] VHDL-based-design-of-SPI

说明： 基于VHDL的串行同步通信SPI设计 本设计是用Quartus作为开发环境，以DE2板为硬件平台实现的SPI同步串行通讯。设计过程方便。根据接收和发送两个主要部分实现了SPI的基本功能。此外，该设计还实现了波特率发生器，数码管显示的功能。用DE2板实现具有电路简洁，开发周期短的优点。充分利用了EDA设计的优点。开发过程用了VHDL硬件描述语言进行描述，从底层设计，分模块进行，充分提高了设计者的数字逻辑设计的概念。-VHDL-bas
<陈添> 在 2025-04-04 上传 | 大小：50kb | 下载：0

[VHDL编程] zidongshouhuo

说明：设计一个简易的自动售货机，它能够完成钱数处理、找零、显示、退币等功能。 （1）用3个键表示3种钱，再用3个键表示3种物品。 （2）用2个数码管显示输入的钱数，再用2个数码管显示所找的钱数，以元为单位 -Design a simple vending machine, the amount of money that it can complete the treatment, give change, display, co
<chenbei> 在 2025-04-04 上传 | 大小：10kb | 下载：0

[VHDL编程] FACEDECTION

说明：Real times face detection
<Nam> 在 2025-04-04 上传 | 大小：3kb | 下载：0

[VHDL编程] adder

说明：adder 32 is very easy to use adder 32 is make up by 4 adder 4 and i have nothing to say already~!
<sofat> 在 2025-04-04 上传 | 大小：774kb | 下载：0

[VHDL编程] serial_adder

说明：This is a simple Serial Adder for Quartus II. The source code is in verilog HDL
<Junkie> 在 2025-04-04 上传 | 大小：383kb | 下载：0