[VHDL编程] DAC0832

说明：以VHDL语言描绘的有关于DAC0832的驱动程序-Described in VHDL, the driver on the DAC0832
<李柏睿> 在 2025-04-04 上传 | 大小：1kb | 下载：0

[VHDL编程] TLC549

说明：以Verilog描绘的有关于芯片TLC549的驱动程序-Described in Verilog on the driver chip TLC549
<李柏睿> 在 2025-04-04 上传 | 大小：1kb | 下载：0

[VHDL编程] TLC5615

说明：以VERILOG语言描绘的TLC5615的驱动程序-Described in VERILOG language driver TLC5615
<李柏睿> 在 2025-04-04 上传 | 大小：1kb | 下载：0

[VHDL编程] FIR2

说明：以VERILOG语言描绘的用TLC549和TLC5615的数字低通滤波器的程序-VERILOG language used to describe the TLC549 and TLC5615 digital low pass filter process
<李柏睿> 在 2025-04-04 上传 | 大小：1kb | 下载：0

[VHDL编程] vgatutorial13

说明：这个主要是用VHDL语言来实现从xilinxFPGA中的RBOM中读取一幅图像，并通过VGA口显示出来，同时还有加密的功能，按不同的按键可以实现图像颜色转换。-The VHDL language is mainly used in the RBOM from a xilinxFPGA to read an image, and displayed through the VGA port, as well as the function
<张元甲> 在 2025-04-04 上传 | 大小：1.69mb | 下载：0

[VHDL编程] double_dcm

说明：这个主要是在xilinx FPGA中双DCM连接的问题，这个问题网上资料很少，自己研究后并且仿真之后可以实现两个dcm的正常工作，实现倍频和时钟的反相-This is mainly the double in xilinx FPGA DCM connection problem which little information online, their own studies and simulation can be achieve
<张元甲> 在 2025-04-04 上传 | 大小：79kb | 下载：0

[VHDL编程] rgb2yuv1

说明：这个主要是实现RGB和YUV两种色彩空间的转换，其中用到的主要思想是，verilog语言中的浮点乘法怎么运算，流水线的思想。-This is achieved mainly two kinds of RGB and YUV color space conversion, which uses the main idea is, verilog language how floating point multiplication oper
<张元甲> 在 2025-04-04 上传 | 大小：1.04mb | 下载：0

[VHDL编程] adder4-7seg

说明：这段程序主要是实现了两个16进制的数据相加减，主要思想是由32位的进位加法器的来。目标板是spartan 3的实验板。-This program is to achieve a two-phase addition and subtraction of data 16 hex, the main idea is to carry the 32-bit adder to. Target board is spartan 3 develop
<张元甲> 在 2025-04-04 上传 | 大小：640kb | 下载：0

[VHDL编程] divn

说明：这段代码主要实现奇数和偶数分频，这里的亮点是任意的奇数和偶数，这点在网上相关的代码不多，我主要是看了一个台湾人写的博客之后想的，希望保留，留给需要的人，因为分频在FPGA的设计中经常用到。-This code is mainly to achieve the odd and even frequency, where the highlight of any odd and even, this is the relevant code
<张元甲> 在 2025-04-04 上传 | 大小：163kb | 下载：0

[VHDL编程] ddr_100Mhz_2011.03.12

说明：这个工程是用xilinx的MIG生成的对于spartan 3E的实验板的ddr的控制器，我已经能够在上面修改之后加入自己的思想，包括两个dcm的模块。-This project is the MIG generated by xilinx spartan 3E development board for the ddr controller, I have been able to modify the above by adding
<张元甲> 在 2025-04-04 上传 | 大小：5.85mb | 下载：0

[VHDL编程] Ethernet

说明：Its the source code and complete documentation of 10G Ethernet.
<abdul> 在 2025-04-04 上传 | 大小：1020kb | 下载：0

[VHDL编程] URISC

说明：一个完整的带I/O和RAM，ROM的URISC,可以完成A+B/2的运算。实际上，通过对ROM的手工编程，可以实现8为数据的加减乘除，已经更加复杂的运算。-An ultimate URISC With I/Os, a RAM, a ROM,which can complete A+ B/2 calculations. In fact, through the ROM of the manual programming, it can d
<王斌> 在 2025-04-04 上传 | 大小：5kb | 下载：0