[VHDL编程] The-Speedy-DDR2-Controller-

说明：The Speedy DDR2 Controller For FPGAs ERSA 2009 Final
<郭振宇> 在 2025-04-05 上传 | 大小：165kb | 下载：0

[VHDL编程] CycloneII

说明：CycloneII器件数据手册，搞FPGA开发的工程师可以学习下，-CycloneII device data sheet, FPGA development engineers can engage in learning, the
<曾古与> 在 2025-04-05 上传 | 大小：3.18mb | 下载：0

[VHDL编程] 8X8LED_verilog_fpga

说明：8*8的LED 用VERILOG 写的FPGA，程序，这可是用在最近的项目中，下载用在最近的项目中，请标明出处！-8* 8 LED written with VERILOG FPGA, procedures, and this is used in a recent project, download used in recent projects, please credit!
<曾古与> 在 2025-04-05 上传 | 大小：256kb | 下载：0

[VHDL编程] 1602_B

说明：veilog写的用在FPGA上，1602的LCD 驱动程序，调试通过-veilog writing used in the FPGA, 1602, the LCD driver debugging through
<曾古与> 在 2025-04-05 上传 | 大小：389kb | 下载：0

[VHDL编程] LCD12864_verilog

说明：FPGA 用VEILOG语言下写的LCD12864的驱动。已经调试通过！-FPGA with the language' s written LCD12864 VEILOG drive. Has been debugged!
<曾古与> 在 2025-04-05 上传 | 大小：382kb | 下载：0

[VHDL编程] stopwatch

说明：这个程序是用verilog语言编写的秒表的小程序，可以精确到秒，有具体的程序，在开发板上实验成功！-This program is written in verilog stopwatch with a small program that can accurately to the second, there are specific procedures, the development board experiment is su
<欢欢> 在 2025-04-05 上传 | 大小：1.33mb | 下载：0

[VHDL编程] caideng

说明：这个程序是用verilog语言编写的彩灯的小程序，使用状态机来实现，可以实现多种花型，有具体的程序！-This program is written in verilog small lantern, the use of state machine, you can achieve a variety of flowers, there are specific procedures!
<欢欢> 在 2025-04-05 上传 | 大小：429kb | 下载：0

[VHDL编程] chuzuche

说明：本程序使用verilog语言编写的出租车计价系统，实现时距并计！主要用状态机来实现！-This program uses the taxi meter verilog language system, and taking into account the time-distance! State machine is mainly used to achieve!
<欢欢> 在 2025-04-05 上传 | 大小：1.42mb | 下载：0

[VHDL编程] yinliao

说明：本程序采用verilog语言编写实现仿真自动饮料机的功能，采用状态机来实现！-This procedure uses verilog language automatic beverage machine emulation capabilities, the use of state machine!
<欢欢> 在 2025-04-05 上传 | 大小：241kb | 下载：0

[VHDL编程] jiaotongdeng

说明：本程序采用verilog语言实现交通灯的模拟，很有实用价值！有具体的程序！-This procedure uses verilog language simulation of traffic lights, very practical! Has a specific program!
<欢欢> 在 2025-04-05 上传 | 大小：393kb | 下载：0

[VHDL编程] Verilog_CY7C68013-SLAVE-FIFO

说明：用VERILOG 编写 CY7C68013 usb数据采集SLAVE FIFO模式驱动程序 ，已验证过-Prepared with the VERILOG CY7C68013 usb data acquisition SLAVE FIFO mode driver, has proven
<高亮> 在 2025-04-05 上传 | 大小：652kb | 下载：0

[VHDL编程] 1

说明：基于VerilogHDL的DDS设计与仿真论文-The DDS-based design and simulation VerilogHDL Papers
<源泉> 在 2025-04-05 上传 | 大小：58kb | 下载：0