[VHDL编程] Vr74x163

说明：用Verilog HDL语言写一个计数器，每当时钟到来时计数器加1.-Verilog HDL language used to write a counter, when the clock arrives counter plus 1.
<sunying> 在 2025-04-01 上传 | 大小：269kb | 下载：0

[VHDL编程] Timer_sigtap

说明：用Verilog HDL语言写一个计时器。其实就是在计数器的时钟输入端输入一个固定频率的时钟-Verilog HDL language used to write a timer. Is actually counter clock input of a fixed frequency clock input
<sunying> 在 2025-04-01 上传 | 大小：2.67mb | 下载：0

[VHDL编程] light_state_machine

说明：用Verilog HDL语言写一个雷鸟车灯控制器。汽车工作状态有：空闲，左转弯，右转弯，告警。-Verilog HDL language used to write a Thunderbird lights controller. Working state vehicle are: idle, turn left, turn right, alarm.
<sunying> 在 2025-04-01 上传 | 大小：582kb | 下载：0

[VHDL编程] traffic_light

说明：用Verilog HDL语言写一个交通控制灯的状态机。十字路口，红绿灯，带倒计时功能，也可以自行变换亮灯时间。-Verilog HDL language used to write a traffic control light state machine. Intersections, traffic lights, with the countdown function, you can also change their own
<sunying> 在 2025-04-01 上传 | 大小：1.4mb | 下载：0

[VHDL编程] guess

说明：猜谜游戏。用Verilog HDL语言写一个猜谜游戏，若猜中是哪个灯亮，则胜出。-Guessing game. Verilog HDL language used to write a guessing game, if they correctly guessed which light is the winner.
<sunying> 在 2025-04-01 上传 | 大小：581kb | 下载：0

[VHDL编程] CPU

说明：用Verilog HDL语言写一个简单的处理器CPU。包括IR,Control unit,A,Addsub,G,Counter,8个寄存器。-Verilog HDL language used to write a simple processor CPU. Including IR, Control unit, A, Addsub, G, Counter, 8 registers.
<sunying> 在 2025-04-01 上传 | 大小：1.14mb | 下载：0

[VHDL编程] UART_communication

说明：it s a document where described rs232 communinication between pc and fpga . it describe the vhdl structure of uart driver in fpga that allow communication between this devices
<seif> 在 2025-04-01 上传 | 大小：202kb | 下载：0

[VHDL编程] fir

说明：this file contain a descr iption in vhdl of a fir it contain three part well described to similate the behavior of the this type of filter
<seif> 在 2025-04-01 上传 | 大小：11kb | 下载：0

[VHDL编程] multiplier

说明：this document describe a 8 * 8 bits mutiplier with vhdl using booth algorithm and shown all parts of implementing this ip by ise software
<seif> 在 2025-04-01 上传 | 大小：1.97mb | 下载：0

[VHDL编程] Optimatform

说明：FPGA验证平台的优化设计Optimal Design of FPGA Verification Platform-Optimal Design of FPGA Verification Platform
<want88> 在 2025-04-01 上传 | 大小：287kb | 下载：0

[VHDL编程] CPLlication-

说明：CPLD在直升机操纵台中的应用CPLD Application -CPLD Application in the Helicopter Control Taichung
<want88> 在 2025-04-01 上传 | 大小：265kb | 下载：0

[VHDL编程] FPGA_A.Thien

说明：stop – watch (verilog)
<viet> 在 2025-04-01 上传 | 大小：23.3mb | 下载：0