资源列表

« 1 2 ... .68 .69 .70 .71 .72 1673.74 .75 .76 .77 .78 ... 4311 »

[VHDL编程FIRandMATLAB

说明:FIR数字滤波器的MATLAB设计与DSP实现-FIR and MATLAB
<xuwei> 在 2025-03-16 上传 | 大小:496kb | 下载:0

[VHDL编程PRINTBMP

说明:用于设置显示电脑的SVGA模式,及各个色彩寄存器,来显示输出BMP 图像-to set model of SVGA and register to output the BMP image
<李龙飞> 在 2025-03-16 上传 | 大小:1kb | 下载:0

[VHDL编程7_1LVDS_serilizer

说明:7:1LVDS编码 为LVDS方面需求的人提供参考设计,很高兴- This VHDL or Verilog source code is intended as a design reference which illustrates how these types of functions can be implemented. It is the user s responsibility to verify the
<大方的> 在 2025-03-16 上传 | 大小:1kb | 下载:0

[VHDL编程12.4Uart

说明:最简单的verilog串口发送接收源代码,已经上机调试,请放心,直接使用-Simple transmit and receive serial verilog source code, has been on the machine commissioning, please rest assured, direct use
<大方的> 在 2025-03-16 上传 | 大小:199kb | 下载:0

[VHDL编程microwave

说明:这是用VHDL语言编译的微波炉控制器的源程序,供大家参考。其中包括扫描显示、计数器等部分。-This is compiled with VHDL, microwave oven controller of the source, for your reference. These include scanning display, counters and other parts.
<> 在 2025-03-16 上传 | 大小:5kb | 下载:0

[VHDL编程UART

说明:UART发送verilog源码,波特率115200,以及testbench源码-Send verilog source UART baud rate 115200, and testbench source
<宁馫圈> 在 2025-03-16 上传 | 大小:66kb | 下载:0

[VHDL编程fifo

说明:高性能设计中常用的fifo模型,采用单端读取数据的方式,数据的位宽以及fifo的深度可以设置。通过modelsim仿真-Fifo design commonly used in high-performance models, using single-ended way to read data, the data bit width and the depth of the fifo can be set. Modelsim sim
<megamus> 在 2025-03-16 上传 | 大小:19kb | 下载:0

[VHDL编程IFFT

说明:ifft 的verilog程序,最好在ISE9.2的平台上实验-ifft the verilog program, the best experimental platform in ISE9.2
<谢金鹏> 在 2025-03-16 上传 | 大小:413kb | 下载:0

[VHDL编程DS18B20ss

说明:使用fpga硬件语言写的DS18B20程序,altera的fpga,单总线测试可用-altera fpga ds18b20
<肖芳> 在 2025-03-16 上传 | 大小:3kb | 下载:0

[VHDL编程VHDLcircuitdesign

说明:《VHDL电路设计技术》,对于VHDL语言爱好者来说是一本很不错的参考资料!欢迎下载!-《VHDL circuit design technology》, VHDL language for lovers is a very good reference! Welcome to download!
<孔凯敏> 在 2025-03-16 上传 | 大小:12.38mb | 下载:0

[VHDL编程FPGA_HuaWei_Verilog

说明:HuaWei Verilog 约束.rar 华为培训资料,华为工程师讲述FPGA的设计-HuaWei Verilog FPGA
<heanyu> 在 2025-03-16 上传 | 大小:99kb | 下载:0

[VHDL编程Synplify_FPGA_HUAWEI

说明:Synplify工具使用指南(华为文档),华为培训资料,华为工程师讲述FPGA软件工具的使用-Synplify of FPGA soft by huawei Inc.
<heanyu> 在 2025-03-16 上传 | 大小:518kb | 下载:0
« 1 2 ... .68 .69 .70 .71 .72 1673.74 .75 .76 .77 .78 ... 4311 »

源码中国 www.ymcn.org