[VHDL编程] dct

说明：JPEG Compression and Ethernet Communication on an FPGA
<Dang Tien Dat> 在 2025-03-12 上传 | 大小：43kb | 下载：0

[VHDL编程] cy62127vll_70bai_vhdl_10

说明：SRAM CY62127DV30LL. vhdl model
<frank> 在 2025-03-12 上传 | 大小：2kb | 下载：0

[VHDL编程] HDVCSA.tar

说明：Hardware Decompression for Video Compressive Sensing Applications
<Dang Tien Dat> 在 2025-03-12 上传 | 大小：14.52mb | 下载：0

[VHDL编程] saomiao

说明：verilog源代码，实现四个数码管蛇形循环显示-verilog source code, snake-like loop realization of the four digital displays
<even> 在 2025-03-12 上传 | 大小：30kb | 下载：0

[VHDL编程] tpc

说明：turbo product code used in error correction
<ansh> 在 2025-03-12 上传 | 大小：249kb | 下载：0

[VHDL编程] VHDL_TipsTricks

说明：Pong game development and implementation in VHDL
<Senthil> 在 2025-03-12 上传 | 大小：515kb | 下载：0

[VHDL编程] indus

说明：this book is a tutorial for indus soft
<vishnu kumar> 在 2025-03-12 上传 | 大小：2.84mb | 下载：0

[VHDL编程] EDAmusicplayer

说明：EDA乐曲播放器,在EDA开发工具Quartus II 6.0平台上，采用VHDL语言层次化和模块化的设计方法，通过音符编码的设计思想，预先定制乐曲，实现动态显示乐曲演奏电路的设计-EDA music player
<维吉尔> 在 2025-03-12 上传 | 大小：114kb | 下载：0

[VHDL编程] EDA3

说明：实验目的 1．学习一般有限状态机的设计； 2．实现串行序列的设计。 二、设计要求 1． 先设计0111010011011010序列信号发生器； 2． 再设计一个序列信号检测器，若系统检测到串行序列11010则输出为“1”，否则输出为“0”，并对其进行仿真和硬件测试。 -Purpose of the experiment 1. Learning the general design of finite state
<维吉尔> 在 2025-03-12 上传 | 大小：92kb | 下载：0

[VHDL编程] FPGA-basedimplementationoftherootraisedcosine

说明：基于FPGA实现根升余弦滤波器的研究（在MATLAB环境中）-FPGA-based implementation of the root raised cosine filter (in the MATLAB environment)
<xiaoyuehaome> 在 2025-03-12 上传 | 大小：38kb | 下载：0

[VHDL编程] reset

说明：这是个关于同步复位和异步复位问题的探讨，最后得出同步释放，异步复位的效果最好 文件中有编好的verilog文件工程，以及仿真结果和RTL分析图，分析的很详细-This is a synchronous reset and asynchronous reset on the issue of the conclusion that synchronous release, asynchronous reset of the best
<maohuhua> 在 2025-03-12 上传 | 大小：537kb | 下载：0

[VHDL编程] NominaltoBinary

说明：this vi is used specially in fpga targets to convert nominal raw material to binary
<habal> 在 2025-03-12 上传 | 大小：9kb | 下载：0