[VHDL编程] aes_package

说明：This Module defines all the functions and Signals used at various instances in the algorithm in a package
<Syed Shafi> 在 2025-02-25 上传 | 大小：4kb | 下载：0

[VHDL编程] aes_decrypt

说明：This the Top Module for AES Decryption algorithm-This is the Top Module for AES Decryption algorithm
<Syed Shafi> 在 2025-02-25 上传 | 大小：3kb | 下载：0

[VHDL编程] test_dec1

说明：This Module creates the test Bench for AES Decryption Algorithm
<Syed Shafi> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] eda

说明：利用ATMEL公司的QUETUSii软件编写的verilog语言程序，实现一个带复位、调整时间功能的电子钟，以数码管显示时间，调整时间时调整位闪烁-ATMEL Corporation QUETUSii using software written in verilog language program, the realization of a zone reset, adjust the time function of the el
<秦玉龙> 在 2025-02-25 上传 | 大小：1.52mb | 下载：0

[VHDL编程] FPGA_diaodianbaocunchegnxu

说明：FPGA掉电保存程序，用于fpga掉电后如何让程序保存-FPGA power-down save the program for fpga power-down procedures for how to save after
<wjz> 在 2025-02-25 上传 | 大小：184kb | 下载：0

[VHDL编程] asyncwrite

说明：FPGA异步时序转同步时序模块 位宽（bit） -FPGA asynchronous transfer timing synchronization timing module Width (bit)
<赵栩> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] zy4668_ybcxjk

说明：本源码实现的功能是用VHDL编写异步串行接口设计-The source VHDL implementation of the function is the preparation of Asynchronous Serial Interface
<张楠> 在 2025-02-25 上传 | 大小：2.56mb | 下载：0

[VHDL编程] zy4668_music

说明：本源码实现了用VHDL语言设计音乐播放器-This source code implements the design using VHDL language music player
<张楠> 在 2025-02-25 上传 | 大小：3.22mb | 下载：0

[VHDL编程] ADPCMCodec

说明：The DVI Adaptive Differential Pulse Code Modulation (ADPCM) algorithm was first described in an IMA recommendation on audio formats and conversion practices [1]. ADPCM is a transformation that encodes 16-bit audio as 4 b
<stefanescul> 在 2025-02-25 上传 | 大小：429kb | 下载：0

[VHDL编程] ManchesterEncoding

说明：FPGA实现的曼切斯特编码 VHDL语言-Manchester Encoding based on FPGA
<willam> 在 2025-02-25 上传 | 大小：332kb | 下载：0

[VHDL编程] pci_interface

说明：PCI接口模块程序 veirlog语言编写 有一定的参考价值-pci interface verilog
<willam> 在 2025-02-25 上传 | 大小：12kb | 下载：0

[VHDL编程] Verilog_design_135_classic_example

说明：Verilog的135个经典设计实例,对于FPGA初学者非常有用-Verilog design 135 classic example
<马海兵> 在 2025-02-25 上传 | 大小：111kb | 下载：0