[VHDL编程] qj

说明：全加器。使用Vhdl语言实现数字电路全加器功能，算法比较简单，供初学者参考。-Full adder. Digital circuits using Vhdl language full adder function, the algorithm is relatively simple for advanced users.
<xxc> 在 2025-02-25 上传 | 大小：144kb | 下载：0

[VHDL编程] SINGT

说明：简单的正弦信号发生器。利用lpm功能模块设计。-Simple sinusoidal signal generator. Design of functional modules using lpm.
<xxc> 在 2025-02-25 上传 | 大小：795kb | 下载：0

[VHDL编程] 323

说明：VHDL方面的资料，有助于对VHDL有一个了解-VHDL information, facilitate an understanding of VHDL
<黄奇> 在 2025-02-25 上传 | 大小：1.39mb | 下载：0

[VHDL编程] verilog

说明：verilog实现的数字频率计8位数码管输出显示同时矩形波分档输出-verilog implementation of digital frequency meter
<龚俊杰> 在 2025-02-25 上传 | 大小：10kb | 下载：0

[VHDL编程] uart

说明：verilog实现的按键控制的串口简单收发通信-verilog implementation simple keypad control, serial communication transceiver
<龚俊杰> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] div_n

说明：verilog占空比50奇偶任意 奇偶任意分频器！包括测试代码-verilog random duty cycle of 50 odd parity arbitrary divider! Including test code
<龚俊杰> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] PCK_CRC16_D1

说明：CRC源代码，VHDL文件，可供参考，16位的-CRC source code, VHDL files, for reference, 16-bit
<ly> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] bin_bcd

说明：verilog实现的而进制转BCD码的源码-verilog implementation of the binary code of the source switch BCD
<龚俊杰> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] 16bitADC

说明：verilog实现的16位模数转换器参考源代码-verilog to achieve 16-bit ADC reference source code
<龚俊杰> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog

说明：这是Verilog HDL硬件描述语言的很好的学习资料，很值得学习！-This is a Verilog HDL hardware descr iption language, a good learning materials, it is worth learning!
<杨光> 在 2025-02-25 上传 | 大小：4.01mb | 下载：0

[VHDL编程] frequency2

说明：8位频率计数器，以软件实现频率测量的功能-8-bit frequency counter to frequency measurement software features
<子璇> 在 2025-02-25 上传 | 大小：2.02mb | 下载：0

[VHDL编程] 7SEG-VHDL

说明：7段数码管的设计与实现 用真值表法和逻辑表达式两种-7 Design and implementation of digital control and logic expressions with a truth table of two
<YeZiqiang> 在 2025-02-25 上传 | 大小：35kb | 下载：0