资源列表
[VHDL编程] FSK_modulation_VHDL
说明:FSK调制的VHDL程序,有详细注释,并在最后附上仿真图,方便理解和验证。-FSK modulation of the VHDL program, detailed annotations, and attach a simulation of the final map, to facilitate understanding and validation.<kuaile> 在 2025-02-13 上传 | 大小:30kb | 下载:0
[VHDL编程] IEEE_standard_verilog
说明:其中,Verilog硬件描述语言(HDL)的定义,在这个标准。 Verilog的HDL是一个正式的符号中的电子系统创建的各个阶段使用。因为它既是机读和人类可读的,它支持开发,验证,综合,硬件设计和测试,对数据通信的硬件设计,以及维修,改装和硬件采购。这个标准的主要对象是工具的实现者支持的语言和语言的高级用户。-The Verilog Hardware Descr iption Language (HDL) is defined in t<zhong> 在 2025-02-13 上传 | 大小:3.97mb | 下载:0
[VHDL编程] FSK_demodulation_VHDL
说明:基于FSK解调的VHDL程序,有详细的注释说明,并在最后附上仿真图,便于理解和验证。-VHDL-based FSK demodulation process, a detailed explanatory notes, and attached in the final simulation map, easy to understand and verify.<kuaile> 在 2025-02-13 上传 | 大小:33kb | 下载:0