搜索资源列表
paobiao
- 软件开发环境:ISE 7.1i 仿真环境:ModelSim SE 6.0 1. 这个实例实现通过ModelSim工具实现一个具有“百分秒,秒,分”计时功能的数字跑表; 2. 工程在project文件夹中,双击paobiao.ise文件打开工程; 3. 源文件在rtl文件夹中,paobiao.v为设计文件,paobiao_tb.tbw是仿真测试文件; 4. 打开工程后,在工程浏览器中选择paobiao_tb.t
traffic_control
- 软件开发环境:ISE 7.1i 仿真环境:ISE Simulator 1. 这个实例实现通过ISE Simulator工具实现一个具有两个方向共八个灯的交通灯控制器; 2. 工程在project文件夹中,双击traffic.ise文件打开工程; 3. 源文件在rtl文件夹中,traffic.v为设计文件,traffic_tb.tbw是仿真波形文件; 4. 打开工程后,在工程浏览器中选择traffic_tb.t
aes128-rtl
- 本程序是AES128 加密算法硬件实现源程序。符合NIST FIPS-197标准-This procedure is AES128 encryption algorithm hardware implementation source code. Consistent with the NIST FIPS-197 standard
ViterbiDecodeK9R12HardDecision
- viterbi 硬判决译码,基本实现了(2,1,9)卷积码的硬判决译码,用modelsim RTL仿真通过-hard-decision viterbi decoding, the basic realization of the (2,1,9) convolutional codes hard decision decoding, using modelsim RTL simulation through
P8051
- This a FREE tool chain which compiles C codes into 8051 binary code, converts the binary to RTL ROM, and simulate in Modelsim. SDCC is the compiler. Example compilation: cd compile sdcc --iram-size 0x80 -
USB1_CORE
- USB v1.1 RTL and design specification
dbg_interface
- USB v1.1 RTL and design specification
ahb_arbiter
- USB v1.1 RTL and design specification
6805
- USB v1.1 RTL and design specification
OVL
- OVL——基于断言的verilog验证 Verilog数字系统设计:RTL综合、测试平台与验证-OVL- assertion-based verification of Verilog Verilog digital system design: RTL synthesis, test and verification platform
bluetooth.tar
- 蓝牙的一个ip RTL 核,不知道对大家有没有用?谢谢。-this is an IP core of blutooth.
dspcbcjss1225
- C6000系列DSP体系结构介绍,介绍dsp的资料,对学习dsp非常有用-C6000 series DSP architecture, the introduction of information dsp, dsp very useful for studying
WATERHOURMETERBASEDONVHDL
- 在 MAX+PLUS II开发环境下采用 VHDL语言 设计并实现了电表抄表器 讨论了系统的四个 组成模块的设计和 VHDL 的实现 每个模块采用 RTL 级描述 整体的生成采用图形输入法 通过波形仿真 下载芯片测试 完成了抄表器的功能-In the MAX+ PLUS II development environment using VHDL language design and implementation of the me
Semaphore
- Show hou use semaphores in RTL-ARM
counter
- 详细描述n比特计数器及RTL验证,计数器的位宽用generic语句设置为参数。MY_CNTR是一个n比特二进制的计数器,可以向上向下计数,并可设置计数值,计数器用异步的方式进行低电平复-A detailed descr iption of n-bit counter and RTL verification, the bit counter is set to use generic parameters statement. MY_C
78F0413demo
- nec 78F0413的例子程序,里面有LCD,RTL和PORT的操作,学NEC的朋友可以使用-nec 78F0413 demo,it has the lcd,rtl and port driver, it will help you who need to learn the nec
mcu_8
- 使用函数实现简单的八位处理器 软件开发环境:ISE 7.1i 仿真环境:ISE Simulator 1. 这个实例实现通过ISE Simulator工具实现一个可以进行两个八位操作数四种操作的简单处理器; 2. 工程在project文件夹中,双击mpc.ise文件打开工程; 3. 源文件在rtl文件夹中,mpc.v为设计文件,mpc_tb.tbw是仿真波形文件; 4. 打开工程后,在工程浏览器中选择
sparc
- sparc org, vhdl rtl code