[VHDL编程] adder

说明：A VHDL code for adding two numbers.It takes two 8bit words and give sum as output.
<Prasad.M> 在 2024-05-20 上传 | 大小：6144 | 下载：0

[VHDL编程] alu

说明：A vhdl code for CPU unit with pipeling.It performs all basic operations like ADD,SUB,Shift
<Prasad.M> 在 2024-05-20 上传 | 大小：1441792 | 下载：0

[VHDL编程] miracle

说明：to implement the vhdl code for bacic ckts
<murthy> 在 2024-05-20 上传 | 大小：17408 | 下载：0

[VHDL编程] New-Folder

说明：to learn bout development of vhdl code
<murthy> 在 2024-05-20 上传 | 大小：3072 | 下载：0

[VHDL编程] New-Folder

说明：to learn about some vhdl coding
<murthy> 在 2024-05-20 上传 | 大小：2048 | 下载：0

[VHDL编程] vdlcode

说明：learn about vhdl to implement for basic ckts-learn about learn about vhdl to implement for basic ckts
<murthy> 在 2024-05-20 上传 | 大小：3072 | 下载：0

[VHDL编程] murty-vhdl

说明：these files are help full to develop vhdl codes
<murthy> 在 2024-05-20 上传 | 大小：2048 | 下载：0

[VHDL编程] murty-vdl1

说明：these are basic vhdl codes to further improvement
<murthy> 在 2024-05-20 上传 | 大小：1024 | 下载：0

[VHDL编程] bitdetect

说明：verilog代码编写110100序列的序列检测器，用状态机实现，包括仿真测试代码-verilog coding sequence detector 110100 sequence state machine implementation, including simulation test code
<cln> 在 2024-05-20 上传 | 大小：20480 | 下载：0

[VHDL编程] Programmable-source

说明：可编程源代码，基于Verilog的程序，西电2013秋学期最新版上课要求自编的程序，txt文件-Programmable source code, Verilog-based program, Western Electric 2013 autumn semester class requires the latest version of the program self
<李小敏> 在 2024-05-20 上传 | 大小：2048 | 下载：0

[VHDL编程] verilog-hdl

说明：VHDL的各种算法算例，可供西电的大作业设计参考，是学习可编程语言的必备算例-VHDL examples of various algorithms available for Western Electric' s big job reference design is essential to learn a programming language examples
<李小敏> 在 2024-05-20 上传 | 大小：176128 | 下载：0

[VHDL编程] finaldesign_watch

说明：基于VHDL的数字跑表源码，芯片采用ALTERA公司的ACEX1K 系列的EP1K10TC100-3，项目设计过程中，用EDA技术作开发手段，运用VHDL语言，实现从0.01秒到59分59秒59 的设计。-VHDL-based digital stopwatch source, ALTERA chip company ACEX1K series EP1K10TC100-3, the project design process, by
<huyanting> 在 2024-05-20 上传 | 大小：985088 | 下载：0