搜索资源列表

  1. dirital_clock_7

    0下载:
  2. verilog实现电子时钟模块,输入60Hz时钟信号和复位,输出时分秒,共6位,每位7段输出用于驱动-verilog electronic clock module, 60Hz input clock signal and reset, Minutes exportation, a total of six, each of the seven drivers for output
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:1.09kb
    • 提供者:seiji
  1. dirital_clock_7

    0下载:
  2. verilog实现电子时钟模块,输入60Hz时钟信号和复位,输出时分秒,共6位,每位7段输出用于驱动-verilog electronic clock module, 60Hz input clock signal and reset, Minutes exportation, a total of six, each of the seven drivers for output
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2024-12-23
    • 文件大小:1kb
    • 提供者:
  1. dirital_clock_7

    0下载:
  2. verilog实现电子时钟模块,输入60Hz时钟信号和复位,输出时分秒,共6位,每位7段输出用于驱动-verilog electronic clock module, 60Hz input clock signal and reset, Minutes exportation, a total of six, each of the seven drivers for output
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2024-12-23
    • 文件大小:1kb
    • 提供者:thefou
  1. dirital_clock_7

    0下载:
  2. verilog实现电子时钟模块,输入60Hz时钟信号和复位,输出时分秒,共6位,每位7段输出用于驱动-verilog electronic clock module, 60Hz input clock signal and reset, Minutes exportation, a total of six, each of the seven drivers for output
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2024-12-23
    • 文件大小:1kb
    • 提供者:beunvei

源码中国 www.ymcn.org