搜索资源列表
yinpanzuidadizhi
- YSS915 (KP2V2) is an LSI for processing Karaoke voice signals. This LSI has an A/D converter (1 channel) for the microphone echo, and a memory for the microphone echo and key control. These features allow achieving t
addsub_28_vhd
- addition/subtraction entity for the addition/subtraction unit-addition / subtraction entity for the addi tion / subtraction unit
液晶写指令
- wcom: mov r22,raadd r5,r0,r0addi r5,r0,0x1
yinpanzuidadizhi
- YSS915 (KP2V2) is an LSI for processing Karaoke voice signals. This LSI has an A/D converter (1 channel) for the microphone echo, and a memory for the microphone echo and key control. These features allow achieving t
addsub_28_vhd
- addition/subtraction entity for the addition/subtraction unit-addition/subtraction entity for the addi tion/subtraction unit
JavaMIPS
- MIPS 仿真器，能够实现汇编，反汇编和模拟运行。自己开发的，java课的大程，可能问题比较多，仅做参考，而且程序架构也设计地不是很好。但作为新手大程学习和简单的MIPS模拟还是没有问题的。 本 MIPS 模拟器支持的指令如下： add,addi,sub,subi,and,andi,or,ori,nor,beq,bne,j,jr,jal,lw,lh,lb,sw,sh,sb, 其中所有的跳 转指令第三个操作数只能为一个
PIPE_LINING_CPU_TEAM_24
- 采用Quatus II编译环境，使用Verilog HDL语言编写实现了五段流水线CPU。 能够完成以下二十二条指令（均不考虑虚拟地址和Cache，并且默认为小端方式）： add rd,rs,rt addu rd,rs,rt addi rt,rs,imm addiu rt,rs,imm sub rd,rs,rt subu rd,rs,rt nor rd,rs,rt xori rt,rs,imm clo rd,rs clz
VC_Addin_Excel
- Office中的插件，这样就可以在Execl中加入自定义的右键菜单了。-Office of the plug-in, so that you can add custom Execl right menu.
min
- 汽车加油行驶问题（习题3-16） 问题描述： 给定一个N*N 的方形网格，设其左上角为起点，坐标为（1，1），X 轴向右为正，Y 轴向下为正，每个方格边长为1。一辆汽车从起点出发驶向右下角终点，其坐标为（N，N）。 在若干个网格交叉点处，设置了油库，可供汽车在行驶途中加油。汽车在行驶过程中应遵守如下规则： （1）汽车只能沿网格边行驶，装满油后能行驶K 条网格边。出发时汽车已装满油，在起点与终点处不设油库。 （2）当汽
fanhuibian
- 用C写的反汇编程序： 举例： Input the instructions ended with @: LW $T1, 0($A0) ADD $T0, $ZERO, $ZERO R0: ADDi $T0, $ZREO, 1 SLT $T2, $T0, $A1 BEQ $T2, $ZERO, RR ADD $T2, $T0, $A0 LW $T2, 0($T2) ADD $T1, $T
cpu
- 用Verilog语言编写的单周期cpu，实现的指令有 add,addu,addi,addiu,sub,subu,clo,clz,xori,nor,slt,slti,sltu,sltiu,blez,j.-Verilog languages ??with single-cycle cpu, implementation instructions are add, addu, addi, addiu, sub, subu, clo, cl
multi_cycle_Verilog
- this code has written in verilog and it is about multi cycle mips processor .This code can do alot of jobs for examole,add ,addi ,addiu,and ,andi,ori ,mfhi.mfho,xor,slt,slti,ssw,lw,lui ,jal ,mult ,multu,... and it can mu
MIPS-processor-Verilog-code
- 原创，MIPS处理器Verilog源码，在FPGA实现单周期MIPS处理器，实现存储访问指令load word(lw)和store word(sw)，算术逻辑指令add、addi、sub、and、or和slt跳转指令branch equal(beq)和jump(j)-Original, achieves single-cycle MIPS processor MIPS processor Verilog source code, the
PipelineCPU
- 用Verilog HDL语言或VHDL语言来编写，实现多周期CPU设计。能够完成以下二十二条指令。（均不考虑虚拟地址和Cache，并且默认为大端方式）： add rd, rs, rt addu rd, rs, rt addi rt, rs, imm addiu rt, rs, imm sub rd, rs, rt subu rd, rs, rt nor rd, rs, rt xori rt, rs, im
mulitcpu
- 用verilog HDL语言或者VHDL语言来编写，实现多时钟周期CPU的设计。能够完成以下二十二条指定（均不考虑虚拟地址和Cache，并且默认为小端方式）： add rd, rs, rt addu rd, rs, rt addi rt, rs, imm addiu rt, rs, imm sub rd, rs, rt subu rd, rs, rt nor rd, rs, rt xori rt, rs,
091220111singalcpu
- 用verilog HDL语言或者VHDL语言来编写，实现单周期CPU的设计。能够完成以下十六条指定： add rd, rs, rt addu rd, rs, rt addi rt, rs, imm addiu rt, rs, imm sub rd, rs, rt subu rd, rs, rt nor rd, rs, rt xori rt, rs, imm clo clz slt rd, rs
DSP_mutipile_MIPS_CPUcode
- 32位多周期MIPS微处理器设计代码。具体功能： 运行下列的6类32条MIPS32指令。 算术运算指令：ADD、ADDU、SUB、SUBU、ADDI、ADDIU。 逻辑运算指令：AND、OR、NOR、XOR、ANDI、ORI、XORI、SLT、SLTU、SLTI、SLTIU。 移位指令：SLL、SLLV、SRL、SRLV、SRA。 条件分支指令：BEQ、BNE、BGEZ、BGTZ、BLEZ、BLTZ。 无条件跳转
ASP.NETzxks
- 这是一个功能比较全的Asp.net在线考试系统源码，可以实现单选题、多选题维护、填空题、判断题的在线维护和管理，添加生成试卷后可以自动从题库进行调用试题，考试完成后自动打分，后台可以进行统计。 后台模块包括： 考试科目 考试科目添加 考试科目维护 用户信息 用户添加 用户维护 用户成绩 试卷 试卷制定 试卷维护 试题 单选题维护 多选题维护 填空题维护 判断题维护 该系统采
guanli
- 简单的学生成绩管理系统有添加删除，更改功能在学C#的同学可以下载用一下-addi bolghan oqughuchilar netije system si
APCI1710_82x54
- ADDI-DATA GmbH for the source code of this module.
本网站为编程资源及源代码搜集、介绍的搜索网站，版权归原作者所有！ 沪ICP备09016508号
1999-2046 源码中国 All Rights Reserved.