搜索资源列表

  1. add.v

    0下载：
  2. 这是verilog的加法器。它可用于超大规模集成电路设计。(This is an adder by Verilog. It can be used for VLSI design.)

  3. 所属分类：VHDL编程

    • 发布日期：2024-09-20
    • 文件大小：1024
    • 提供者：limiduo

源码中国 www.ymcn.org