搜索资源列表
147497_ALTERA_ACEX1K
- 147497_ALTERA_ACEX1K.pdf介绍alter acex1k系列芯片
147497_ALTERA_ACEX1K
- 147497_ALTERA_ACEX1K.pdf介绍alter acex1k系列芯片-147497_ALTERA_ACEX1K.pdf introduce alter acex1k series chip
music
- 设计并调试好一个能产生”梁祝”曲子的音乐发生器，并用EDA实验开发系统（拟采用的实验芯片的型号可选Altera的MAX7000系列的 EPM7128 CPLD ，FLEX10K系列的EPF10K10LC84-3 FPGA， ACEX1K系列的 EP1K30 FPGA，Xinlinx 的XC9500系列的XC95108 CPLD，Lattice的ispLSI1000系列的1032E CPLD）进行硬件验证。 设计思路 根据系统提
colorful_signal
- 设计并调试好一个VGA彩条信号发生器，并用EDA实验开发系统（拟采用的实验芯片的型号可选Altera的MAX7000系列的 EPM7128 CPLD ，FLEX10K系列的EPF10K10LC84-3 FPGA， ACEX1K系列的 EP1K30 FPGA，Xinlinx 的XC9500系列的XC95108 CPLD，Lattice的ispLSI1000系列的1032E CPLD）进行硬件验证。 设计思路 由系统提供的时钟源引入
FPGA2SRAM
- verilog code that can implemented on ACEX1k FPGA for a SRAM-verilog code that can implemented on ACEX1k FPGA for a SRAM
freq
- a verilog hdl code that contains scr ipt for dividing frequencies in ACEX1K Altera FPGA Board.
DigitalStopwatch
- 本数字秒表采用ALTERA公司ACEX1K系列的EP1K100QC208-3芯片为核心。数字秒表实现的功能：按开始开关启动秒表并开始计时，实现了从0.01秒到59分59.99秒的计时，若期间由于某种需要，按下暂停开关（开始开关），当事情解决，重新按下开始开关，使其从暂停状态恢复到工作状态。，当下一次计时时，按下清零开关，对其进行清零操作。-The digital stopwatch using ALTERA company ACEX1K
v1.7.4-RC
- 超声波流量计的部分设计程序，此部分为控制芯片ACEX1K系列的EP1K50QC208-3中的代码，采用的是VHDL语言，里面包括LCD12864的读写代码、流量的处理等-Ultrasonic flowmeter in which the design process, this part of the control chip ACEX1K series EP1K50QC208-3 in the code, using the VHDL
stop_watch
- 实现跑表功能精确度为0.01秒。（使用ACEX1K系列EP1K30TC144-3芯片）-Stopwatch function to achieve an accuracy of 0.01 seconds. (Using ACEX1K series EP1K30TC144-3 chip)
Altera-ACEX1K-datasheet
- ALTERA ACEX1K Datasheet
finaldesign_watch
- 基于VHDL的数字跑表源码，芯片采用ALTERA公司的ACEX1K 系列的EP1K10TC100-3，项目设计过程中，用EDA技术作开发手段，运用VHDL语言，实现从0.01秒到59分59秒59 的设计。-VHDL-based digital stopwatch source, ALTERA chip company ACEX1K series EP1K10TC100-3, the project design process, by