搜索资源列表
靳远－源程序
- 几个VHDL的源代码和和一个本人编写的5级流水线RISC CPU的代码-several VHDL source code, and in my preparation of a five pipelined RISC CPU code
1 三种调度算法的模拟代码
- 编写一程序，可以创建若干个虚拟进程，并对若干个虚拟进程进行调度，调度策略为时间片轮转。 虚拟程序的描述： 虚拟指令的格式： 操作命令 操作时间 其中，操作命令有以下几种： l C : 表示在CPU上计算 l I ：表示输入 l O：表示输出 l W：表示等待 l H：表示进程结束 操作时间代表该操作命令要执行多长时间 假设I/O设备的数
riscdesign
- 一个非常简单的cpu设计的原代码,是用verilog编写的-a very simple cpu design of the original code, was prepared by the Verilog
jibenmoxingjishixian
- 一、课设目的及内容 课设目的： 1． 在掌握部件单元电路实验的基础上，进一步将其组成系统构造一台基本模型计算机。 2． 为其定义五条机器指令，并编写相应的微程序，具体上机调试掌握整机概念。 课设内容： 将机器指令对应的微代码正确地写入控存中；装载机器指令并进行检查；运行程序，停机后检查数据存贮单元中的结果与理论值是否一致。 通过对计算机的组织与结构的分析，综合运用所学计算机原理知识，设计并实现较为完整
ethernet_verilog
- 这是一个很好的Verilog 编写的8位RISC CPU源码（可做为MCU），并且包括完整的C 语言的测试代码。-This is a very good preparation Verilog 8-bit RISC CPU source (available as MCU), and includes a complete C language test code.
xcapi-dll
- vc++编写的eky算法源码。 1、 用户确认eKey被锁定（使用“eKey测试”工具测试，显示错误代码为－9，则表示eKey被锁定）。-vc eky prepared by the algorithm source code. 1, the user mounts lock ( "CPU test" tests show that error code to -9, then the MPC lock).
TestMachine
- c#编写的小代码,使用多线程重复执行代码，测试服务器的cpu使用情况及内存占用情况。 Program.cs RAMObject.cs Test.cs TestCPU.cs TestMachine.csproj TestRAM.cs
靳远－源程序
- 几个VHDL的源代码和和一个本人编写的5级流水线RISC CPU的代码-several VHDL source code, and in my preparation of a five pipelined RISC CPU code
ethernet_verilog
- 这是一个很好的Verilog 编写的8位RISC CPU源码（可做为MCU），并且包括完整的C 语言的测试代码。-This is a very good preparation Verilog 8-bit RISC CPU source (available as MCU), and includes a complete C language test code.
1 三种调度算法的模拟代码
- 编写一程序，可以创建若干个虚拟进程，并对若干个虚拟进程进行调度，调度策略为时间片轮转。 虚拟程序的描述： 虚拟指令的格式： 操作命令 操作时间 其中，操作命令有以下几种： l C : 表示在CPU上计算 l I ：表示输入 l O：表示输出 l W：表示等待 l H：表示进程结束 操作时间代表该操作命令要执行多长时间 假设I/O设备的数
riscdesign
- 一个非常简单的cpu设计的原代码,是用verilog编写的-a very simple cpu design of the original code, was prepared by the Verilog
cpu
- 32cpu的代码，用C语言编写的，大家可以看看啊-32cpu code, using C language, we will look at ah
TINY3
- verilog 编写的tiny cpu 代码，可实现简单的指令和计算-Verilog prepared tiny cpu code, can be simple instructions and the calculation
CPUchaxun
- 基于Visual c++.net (VC.net) 编写的 CPU信息查询 程序。代码都有注释。实现功能为：获取CPU的名称，标识，制造商名称；CPU的主频，个数；及CPU是否支持3DNow，MMX，等等。-Based on Visual c . Net (VC.net) prepared by the procedures CPU information. Code have the Notes. The realization
lab-4-cpu-design-with-Verilog-HDL
- 用veriloghdl 编写的cpu代码，modusim仿真通过，包括原理图和代码，以实验报告形式写出-CPU code, written in veriloghdl modusim simulation through, including the principle diagram and code, in the form of a lab report write
cpu
- 8位实验CPU设计利用设计好的指令系统，编写汇编代码，以便测试所有设计的指令及指令涉及的相关功能。设计好测试用的汇编代码后，然后利用Quartus II软件附带的DebugController,编写汇编编译规则。接着，利用DebugController软件把汇编编译之后的二进制代码置入到所采用的存储器中，并对设计好的8位CPU进行测试。-Eight experiments designed CPU design using the in
CSharp-of-the-CPU-usage-
- 逼真C#版CPU使用率仪表盘,这是一个界面逼真，外观漂亮的使用C#语言编写的程序代码。-C# version of the CPU usage realistic dashboard, which is a realistic interface, beautiful appearance using C# language code.
8051-master
- 设计兼容51的指令集的处理器架构 编写兼容51处理器的Verilog代码 仿真 验证测试处理器的功能和性能(The design includes a processor whose instruction set is compatible to the industrial standard 8051 and its FPGA implementation. Through the analysis of instruct
cpu_VHDL
- vhdl 编写的cpu 代码, 详细说明了各个部分的功能及所有对应的代码，对cpu架构的学习和vhdl 编程有很大帮助(vhdl code for simple CPU)
RISC_CPU完整代码
- 硬件实现一个完整的CPU，利用verilog编写，可在ISE上直接使用(Hardware implements a full CPU)